先入れ先出し記憶の英語

順次入力されてくる一連のデータを先入れ先出しすることにより時系列なデータ群を記憶する記憶装置にアクセス可能なデータ管理装置を用意する。例文帳に追加

The data management device accessible to a storage device storing a sequential data group by performing first-in first-out of a series of sequentially inputted data is prepared. - 特許庁

データを記憶するための記憶容量の増大を抑制しつつ、データの先入れ先出しをデータ系列毎に実現するとともに、出力したデータの再出力を行う。例文帳に追加

To suppress increase in storage capacity for storing data, achieve data first-in first-out for each data series, and re-output output data. - 特許庁

第１の標本化周波数Ｆ_1 で標本化された情報を標本値補間手段３５により補間し、該補間標本値を先入れ先出し記憶手段３７に記憶する。例文帳に追加

A sample interpolation means 35 interpolates information sampled by a 1st sampling frequency F1 and a first-in first-out storage means 37 stores the interpolated sample. - 特許庁

システム間のデータ転送において、ディスク装置等の記憶装置を介したデータ転送を行うこと、および複数のインタフェースを備えるディスク装置に対し、先入れ先出し機構を備える。例文帳に追加

To transfer data through a storage device such as a disk drive in data transfer between systems and also to provide a disk drive provided with plural interfaces with a FIFO mechanism. - 特許庁

中継装置２０３は、複数の通信装置が直列に接続されてなるネットワークに送出する信号を順次格納する先入れ先出し記憶部２２３を備えている。例文帳に追加

The relay apparatus 203 includes a first-in first-out (FIFO) storage section 223 for sequentially storing signals to be sent out to a network configured by connecting a plurality of communication devices in series. - 特許庁

受信データバッファ５０は先入れ先出し型（ＦＩＦＯ）バッファであり、受信した各ゲーム機からの操作キー状態データを順序づけて記憶する。例文帳に追加

A receiving data buffer 50 is a first-in and first-out type (FIFO) buffer and the operation key state data received from the respective game machines are stored in order. - 特許庁

独自のラッチング技術を用いて、記憶要素として機能する１段ラッチの形で実現化されたＦＩＦＯ段にデータを透過的に捕獲する、ルックアヘッドラップアラウンド先入れ先出し（「ＦＩＦＯ」）集積回路装置アーキテクチャを提供する。例文帳に追加

To provide an architecture for look ahead wraparound first-in first- out('FIFO') integrated circuit device which captures data transparently in a FIFO stage realized by using unique latching technology in the form of one stage latch functioning as a storage element. - 特許庁

第２の回路（８０）は、第２のディジタル信号を選択的に記憶するため、且つ第２のディジタル信号を先入れ先出し方式で出力して第２のディジタル信号に可変の第２の遅延を与えるためのアドレス指定可能なメモリ（８４）を備える。例文帳に追加

The 2nd circuit (80) is equipped with an address-specifiable memory (84) so as to selectively store the 2nd digital signal and also so as to give the 2nd variable delay to the 2nd digital signal by outputting the 2nd digital signal on a first-in first-out basis. - 特許庁