分岐ターゲットバッファの英語

分岐予測情報を貯蔵する分岐ターゲットバッファ及びそれを含んだ分岐予測回路例文帳に追加

BRANCH TARGET BUFFER FOR STORING BRANCH PREDICTION INFORMATION, AND BRANCH PREDICTION CIRCUIT INCLUDING SAME - 特許庁

また、分岐予測ユニットと、分岐ターゲットバッファと結合されたプロセッサについて、分岐ターゲットバッファを動作するための方法と共に提供する。例文帳に追加

A branch prediction unit and a processor connected to the branch target buffer are provided along with the method for operating the branch target buffer. - 特許庁

分岐ターゲットバッファは、分岐ターゲットバッファ内にあるワードラインと関連したワードラインゲーティング回路に応じてデータエントリに対するアクセスを条件的にイネーブルする。例文帳に追加

This branch target buffer conditionally enables access to the data entry in compliance with a word line gating circuit associated with a word line inside the branch target buffer. - 特許庁

分岐予測情報を貯蔵する分岐ターゲットバッファ及びそれを含んだ分岐予測回路を提供する。例文帳に追加

To provide a branch target buffer for storing branch prediction information and a branch prediction circuit including it. - 特許庁

本発明による分岐ターゲットバッファはメモリセルアレイ、デコーダ、センスアンプ、及びセンスアンプイネーブル回路を含む。例文帳に追加

The branch target buffer includes a memory cell array, a decoder, a sense amplifier, and a sense amplifier enable circuit. - 特許庁

ブランチターゲットバッファ（ＢＴＢ）などにより分岐予測情報が得られると、分岐命令の残部をフェッチすることなく、予測された分岐先の命令がフェッチされる。例文帳に追加

When branch prediction information is obtained from a branch target buffer (BTB) or the like, an instruction of a predicted branch destination is fetched without fetching a remaining part of the branch instruction. - 特許庁

多段化したパイプライン構造のプロセッサが分岐命令を効率良く実行するために大容量の分岐ターゲットバッファを実装すると、回路規模が増大してしまう。例文帳に追加

To solve the problem with a microprocessor with a cache memory that makes branch predictions wherein the mounting of a high-capacity branch target buffer for a processor of a multistaged pipeline structure to efficiently execute branch instructions will result in an increase in a circuit scale. - 特許庁