branch instructionとは 意味・読み方・使い方

Further, a branch instruction control circuit 20 generates the address mode information of the branch destination to control the branch instruction.例文帳に追加

また、分岐命令制御回路２０は、分岐先のアドレスモード情報を生成して、分岐命令を制御する。 - 特許庁

When a branch of BR instruction that is a conditional branch instruction is satisfied, a branch to the head microinstruction of a segment after the next is performed.例文帳に追加

条件分岐命令であるＢＲ命令の分岐が成立した場合、２つ先のセグメントの先頭のマイクロ命令に分岐する。 - 特許庁

If a branch instruction is not executed even though a request for writing branch history information on the branch instruction corresponding to a call instruction or a return instruction of a subroutine has been outputted, writing to a branch history is performed, and information that the branch instruction is an instruction corresponding to the call instruction or the return instruction of the subroutine in the branch history information is invalidated.例文帳に追加

サブルーチンのコール命令又はリターン命令に相当する分岐命令の分岐履歴情報の書き込み要求を出力したにも関わらず、分岐命令が実行されなかったときには、ブランチヒストリへの書き込みを行うが、当該分岐履歴情報におけるサブルーチンのコール命令又はリターン命令に相当する命令であるという情報は無効化する。 - 特許庁

To provide an instruction cache device storing the instruction block of a non-branch instruction and the instruction block of a branch destination instruction to dedicated first and second instruction caches and surely hitting the branch destination instruction in the second instruction cache and a control method therefor.例文帳に追加

非分岐命令の命令ブロックと分岐先命令の命令ブロックとを専用の第１と第２の命令キャッシュに格納し、分岐先命令が確実に第２の命令キャッシュでヒットする命令キャッシュ装置及びその制御方法にある。 - 特許庁

An address control/write mask control part 7 performs control so as to sequentially execute instructions following a branch instruction without performing branch control if addresses from the branch instruction to a branch destination instruction are within a prescribed value when an instruction code is a branch instruction and also when it is determined that branching is performed.例文帳に追加

アドレス制御／書き込みマスク制御部７は、命令コードが分岐命令であり、かつ分岐すると判定した場合に、当該分岐命令から分岐先命令までのアドレスが所定値以内であれば、分岐制御を行なわずに分岐命令に続く命令を順次実行するよう制御する。 - 特許庁

When the CPU 2 processes a branch instruction, a comparator 7 determines whether or not the instruction of a branch destination is stored in an instruction cache memory 5.例文帳に追加

コンパレータ７は、ＣＰＵ２が分岐命令を処理するときに、命令キャッシュメモリ５に分岐先の命令が格納されているか否かを判定する。 - 特許庁

A translation part 110 generates pseudo-branch information showing that whether an instruction set needs to be selected is undecided instead of the entity of the branch instruction and a connection part 120 judges whether instruction sets at the branch source and branch destination are different and generates a proper indirect addressing branch-destination instruction.例文帳に追加

翻訳部１１０は命令セットの選択要否を未定と示した擬似分岐情報を分岐命令の実体に代えて生成し、連結部１２０は分岐元及び分岐先の命令セットの異同を判断して適切な直接アドレシング分岐命令を生成する。 - 特許庁

On the other hand, when the branch prediction by the branch predicting part (16) is different from the branch judgment result by a branch judgment part (17) as for the branch instruction, the instruction buffer part (11) outputs the instruction from the saved instruction string, and returns the residual instructions to the original area.例文帳に追加

一方、当該分岐命令について分岐予測部（１６）による分岐予測と分岐判定部（１７）による分岐判定結果とが異なるとき、命令バッファ部（１１）は、退避させた命令列の中から命令を出力し、残りの命令を元の領域に戻す。 - 特許庁