「branch instruction」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

BRANCH INSTRUCTION CONTROL SYSTEM IN MICROINSTRUCTION例文帳に追加

マイクロ命令における分岐命令制御方式 - 特許庁

BRANCH INSTRUCTION CONTROLLER AND CONTROL METHOD例文帳に追加

分岐命令制御装置、および制御方法。 - 特許庁

Further, a branch instruction control circuit 20 generates the address mode information of the branch destination to control the branch instruction.例文帳に追加

また、分岐命令制御回路２０は、分岐先のアドレスモード情報を生成して、分岐命令を制御する。 - 特許庁

When a branch of BR instruction that is a conditional branch instruction is satisfied, a branch to the head microinstruction of a segment after the next is performed.例文帳に追加

条件分岐命令であるＢＲ命令の分岐が成立した場合、２つ先のセグメントの先頭のマイクロ命令に分岐する。 - 特許庁

If a branch instruction is not executed even though a request for writing branch history information on the branch instruction corresponding to a call instruction or a return instruction of a subroutine has been outputted, writing to a branch history is performed, and information that the branch instruction is an instruction corresponding to the call instruction or the return instruction of the subroutine in the branch history information is invalidated.例文帳に追加

サブルーチンのコール命令又はリターン命令に相当する分岐命令の分岐履歴情報の書き込み要求を出力したにも関わらず、分岐命令が実行されなかったときには、ブランチヒストリへの書き込みを行うが、当該分岐履歴情報におけるサブルーチンのコール命令又はリターン命令に相当する命令であるという情報は無効化する。 - 特許庁

To provide an instruction cache device storing the instruction block of a non-branch instruction and the instruction block of a branch destination instruction to dedicated first and second instruction caches and surely hitting the branch destination instruction in the second instruction cache and a control method therefor.例文帳に追加

非分岐命令の命令ブロックと分岐先命令の命令ブロックとを専用の第１と第２の命令キャッシュに格納し、分岐先命令が確実に第２の命令キャッシュでヒットする命令キャッシュ装置及びその制御方法にある。 - 特許庁

An address control/write mask control part 7 performs control so as to sequentially execute instructions following a branch instruction without performing branch control if addresses from the branch instruction to a branch destination instruction are within a prescribed value when an instruction code is a branch instruction and also when it is determined that branching is performed.例文帳に追加

アドレス制御／書き込みマスク制御部７は、命令コードが分岐命令であり、かつ分岐すると判定した場合に、当該分岐命令から分岐先命令までのアドレスが所定値以内であれば、分岐制御を行なわずに分岐命令に続く命令を順次実行するよう制御する。 - 特許庁

When the CPU 2 processes a branch instruction, a comparator 7 determines whether or not the instruction of a branch destination is stored in an instruction cache memory 5.例文帳に追加

コンパレータ７は、ＣＰＵ２が分岐命令を処理するときに、命令キャッシュメモリ５に分岐先の命令が格納されているか否かを判定する。 - 特許庁

A translation part 110 generates pseudo-branch information showing that whether an instruction set needs to be selected is undecided instead of the entity of the branch instruction and a connection part 120 judges whether instruction sets at the branch source and branch destination are different and generates a proper indirect addressing branch-destination instruction.例文帳に追加

翻訳部１１０は命令セットの選択要否を未定と示した擬似分岐情報を分岐命令の実体に代えて生成し、連結部１２０は分岐元及び分岐先の命令セットの異同を判断して適切な直接アドレシング分岐命令を生成する。 - 特許庁

On the other hand, when the branch prediction by the branch predicting part (16) is different from the branch judgment result by a branch judgment part (17) as for the branch instruction, the instruction buffer part (11) outputs the instruction from the saved instruction string, and returns the residual instructions to the original area.例文帳に追加

一方、当該分岐命令について分岐予測部（１６）による分岐予測と分岐判定部（１７）による分岐判定結果とが異なるとき、命令バッファ部（１１）は、退避させた命令列の中から命令を出力し、残りの命令を元の領域に戻す。 - 特許庁

MICROPROCESSOR FOR UTILIZING IMPROVED BRANCH CONTROL INSTRUCTION, BRANCH TARGET INSTRUCTION MEMORY, INSTRUCTION LOAD CONTROL CIRCUIT, METHOD FOR MAINTAINING INSTRUCTION SUPPLY TO PIPE LINE, BRANCH CONTROL MEMORY AND PROCESSOR例文帳に追加

改良された分岐制御命令を利用するためのマイクロプロセッサ、分岐目標命令メモリ、命令ロード制御回路、パイプラインへの命令供給維持方法、分岐制御メモリ、およびプロセッサ - 特許庁

The branch prediction flag is a field indicating that such possibility that the branch instruction may exist in the corresponding instruction payload, and that the branch destination may be other than the instruction payload or the next instruction payload is high.例文帳に追加

分岐予測フラグは、対応する命令ペイロード内に分岐命令が存在し、かつ、その分岐先としてその命令ペイロード内または次の命令ペイロード以外に分岐する可能性が高いことを示すフィールドである。 - 特許庁

Consequently, when the branch prediction coincides and when an unconditional branch instruction is executed, the microcomputer continuously operates without making the instruction code in an instruction queue 3 by the branch instruction ineffective.例文帳に追加

これにより、分岐予測が一致した場合と無条件分岐命令が実行された場合に、分岐命令による命令キュー３内の命令コードを無効にすることなく連続してマイクロコンピュータが動作する。 - 特許庁

To provide an instruction prefetch apparatus capable of starting the prefetch of a branch target instruction without depending on the detection of a branch instruction; and an instruction prefetch method for branch target instructions.例文帳に追加

分岐命令の検出に依存せずに分岐先命令のプリフェッチを開始することが可能な命令プリフェッチ装置及び分岐先命令の命令プリフェッチ方法を提供する。 - 特許庁

A penalty when the branch prediction is failed is same as in a case that the branch instruction is formed of one word.例文帳に追加

分岐予測が失敗した場合のペナルティは１ワードからなる分岐命令の場合と同様となる。 - 特許庁

A processor comprises a conditional branch instruction prediction mechanism which generates a weighted branch prediction value.例文帳に追加

プロセッサは、重み付き分岐予測値を生成する条件付き分岐命令予測機構を含む。 - 特許庁

To predict a branch instruction from both aspects of a branch history and designer's prediction.例文帳に追加

分岐履歴および設計者の予想の両面から分岐命令の分岐予測を行う。 - 特許庁

A first memory part 11 memorizes an address of a branch instruction and a branch destination address.例文帳に追加

第１の記憶部１１は、分岐命令のアドレスと分岐先アドレスとを記憶する。 - 特許庁

If the instruction of the branch destination is stored in the instruction cache memory 5, the instruction is read from the instruction cache memory 5.例文帳に追加

命令キャッシュメモリ５に分岐先の命令が格納されている場合、当該命令を命令キャッシュメモリ５から読み出す。 - 特許庁

To provide a microcomputer and a conditional branch instruction fetch control method which prevent deterioration in execution performance caused by the time loss of the microcomputer due to a branch instruction by predicting the branch instruction destination of a conditional branch instruction and controlling a next instruction code in instruction fetch operation after the branch instruction code.例文帳に追加

本発明は、条件分岐命令の分岐命令先を予測し分岐命令コード後の命令フェッチ動作で次の命令コードを制御することにより分岐命令によるマイクロコンピュータのタイムロスが引き起こす実行性能の低下を防止するマイクロコンピュータおよび条件分岐命令フェッチ制御方法を提供することを課題とする。 - 特許庁

When the both match each other, the branch instruction is recognized as the instruction equivalent to the subroutine return.例文帳に追加

そして、両者が一致すれば、その分岐命令をサブルーチンリターン相当の命令と認識する。 - 特許庁

CONDITIONAL BRANCH INSTRUCTION ENCODING WITHIN MULTIPLE INSTRUCTION SET DATA PROCESSING SYSTEM例文帳に追加

複数の命令セットデータ処理システム内の条件付分岐命令エンコーディング - 特許庁

ALIGNMENT INSTRUCTION CACHE PROCESSING FOR INSTRUCTION FETCH COVERING PLURAL PREDICTIVE BRANCH INSTRUCTIONS例文帳に追加

複数予測分岐命令にわたる命令フェッチの位置合わせ命令キャッシュ処理 - 特許庁

To control instruction pre-fetch by using information relating to a branch instruction.例文帳に追加

分岐命令に関する情報を利用することにより命令プリフェッチを制御する。 - 特許庁

The branch 10 transmits the delivery instruction data of the 'delivery instruction number, grade, etc.', to a control terminal 21, etc.例文帳に追加

支店１０は、「出荷指示番号、品種」等の出荷指示データを、管理端末２１等に送信する。 - 特許庁

By execution of JP instruction that is an unconditional branch instruction, a branch to the head microinstruction of the next segment is performed.例文帳に追加

無条件分岐命令であるＪＰ命令の実行により、次のセグメントの先頭のマイクロ命令に分岐する。 - 特許庁

The predicted destination is defined as destination to which the branch instruction is predicted to be branched at the time of executing the branch instruction.例文帳に追加

予測された宛先は、分岐命令の実行に際して、その分岐命令が分岐すると予測される宛先である。 - 特許庁

A branch detection instruction embedding part 200 performs embedding a branch detection instruction to a Java intermediate code 100.例文帳に追加

分岐検出命令埋め込み部２００はＪａｖａ中間コード１００に対して分岐検出命令の埋め込みを行う。 - 特許庁

Before execution of a program, the kind of a branch instruction which is excluded from branch trace targets is set to an instruction code analysis circuit 70.例文帳に追加

プログラムの実行前、命令コード解析回路７０に分岐トレースの対象外とする分岐命令の種類を設定する。 - 特許庁

A branch detection instruction is embedded with a Java intermediate code 100 in a branch detection instruction embedding section 200, and an intermediate code 300 is generated.例文帳に追加

分岐検出命令埋め込み部２００はＪａｖａ中間コード１００に分岐検出命令を埋め込み、中間コード３００を生成する。 - 特許庁

Then, it is possible to shorten a time until executing the branch destination instruction more than when prefetching the branch destination instruction.例文帳に追加

したがって、分岐先命令をプリフェッチする場合と比較して分岐先命令を実行するまでの時間を短縮することが可能となる。 - 特許庁

A branch detection section 72 detects a branch instruction from an instruction fetched from the memory unit 80 by the CPU 60.例文帳に追加

分岐検出部７２は、ＣＰＵ６０がメモリユニット８０からフェッチした命令に対して、分岐命令を検出する。 - 特許庁

A branch instruction and a branch destination address within the correction instruction storage area 6 are stored in each columns of a jump table 4.例文帳に追加

ジャンプテーブル４の各欄には分岐命令及び修正命令格納領域６内の分岐先アドレスを格納する。 - 特許庁

In the case of interruption/indirect branching instruction, a code showing that instruction and branch destination and branch source addresses are written in the trace memory 12.例文帳に追加

割込み・間接分岐命令の場合には、その命令を示す符号と分岐先及び分岐元アドレスをトレースメモリ１２に書込む。 - 特許庁

A value contained in a first part of a conditioned prefetch instruction associated with a branch instruction making a CPU 102 execute branch operation is specified.例文帳に追加

ＣＰＵ１０２に分岐動作を実行させる分岐命令と関連づけられた条件付プリフェッチ命令の第１部分に含まれる値を特定する。 - 特許庁

The AGO instruction allows you to branch unconditionally 例文帳に追加

AGO命令を使用することによって,ユーザは,無条件分岐を行うことができる - コンピューター用語辞典

To provide a system and a method for executing a conditional branch instruction.例文帳に追加

条件分岐命令を実行するためのシステム及び方法を提供する。 - 特許庁

SIMD TYPE INFORMATION PROCESSING APPARATUS PROVIDED WITH X-BRANCH TREE INSTRUCTION例文帳に追加

Ｘ分木命令を備えるＳＩＭＤ型情報処理装置 - 特許庁

As a result, storage to a trace memory 50 in the branch source address and branch destination address for the branch instruction excluded from the trace targets is prohibited.例文帳に追加

その結果、トレース対象外とした分岐命令についての分岐元アドレスと分岐先アドレスのトレースメモリ５０への格納が禁止される。 - 特許庁

A prefetch control circuit (104), when branching is performed by the branch instruction, fetches the branch destination instruction into the prefetch buffer; and when branching is not performed, ignores the branch destination instruction.例文帳に追加

プリフェッチ制御回路（１０４）は、分岐命令により分岐した場合に分岐先命令をプリフェッチバッファに取り込み、分岐しなかった場合は無視する。 - 特許庁

The address of this time branch instruction as a first address, the address of the previous branch instruction as a second address, and the jump destination address of this time branch instruction as a third address are acquired, respectively.例文帳に追加

今回の分岐命令のアドレスを第１のアドレス、前回の分岐命令のアドレスを第２のアドレス、前記今回の分岐命令による飛び先アドレスを第３のアドレスとして、それぞれ取得する。 - 特許庁

To provide a control method and device capable of executing directly the instruction code accommodated in a branch destination address corresponding to one branch condition to meet the given condition among a plurality of branch conditions only by executing one branch instruction.例文帳に追加

１回の分岐命令を実行するだけで、複数の分岐条件の中から条件を満足する１個の分岐条件に対応する分岐先アドレスに格納された命令コードを直ちに実行することができるようにすること。 - 特許庁

Those are inputted to a box 32 and a signal indicating whether or not the branch instruction address, branch destination instruction address, and branch history information are written to the branch history 33 is generated.例文帳に追加

これらは、ボックス３２に入力され、ブランチヒストリ３３に分岐命令アドレスや分岐先命令アドレス、分岐履歴情報を書き込むか否かを指示する信号が生成される。 - 特許庁

A branch destination address Apb corresponding to the branch instruction and delay slot information POS regarding an effective bit V and the final position of a delay slot instruction as branch history information are stored in a branch target buffer 241.例文帳に追加

分岐先バッファ２４１には、分岐命令のアドレスに対応して分岐先アドレスＡｐｂ、分岐履歴情報としての有効ビットＶ及び遅延スロット命令の最後の位置に関する遅延スロット情報ＰＯＳが格納されている。 - 特許庁

When branch prediction information is obtained from a branch target buffer (BTB) or the like, an instruction of a predicted branch destination is fetched without fetching a remaining part of the branch instruction.例文帳に追加

ブランチターゲットバッファ（ＢＴＢ）などにより分岐予測情報が得られると、分岐命令の残部をフェッチすることなく、予測された分岐先の命令がフェッチされる。 - 特許庁