branch instructionsとは 意味・読み方・使い方

ALIGNMENT INSTRUCTION CACHE PROCESSING FOR INSTRUCTION FETCH COVERING PLURAL PREDICTIVE BRANCH INSTRUCTIONS例文帳に追加

複数予測分岐命令にわたる命令フェッチの位置合わせ命令キャッシュ処理 - 特許庁

A branch history table 14 stores second correspondence information which is correspondence information between an instruction address and a branch destination address for each of a plurality of branch instructions in the past including the latest one by which the branch is established.例文帳に追加

ブランチヒストリテーブル１４は、分岐が成立した最新を含む過去の複数の分岐命令の各々について、その命令アドレスと分岐先アドレスとの対応情報である第２の対応情報を格納する。 - 特許庁

To raise the throughput of branch instruction processing in a controller equipped with two or more entries in which data needed for control execution of branch instructions are stored in the order of decoding instructions from the head of the sequence.例文帳に追加

分岐命令の実行制御に必要とされるデータが命令のデコード順に先頭から順次格納される複数のエントリを備える制御装置において、分岐命令処理のスループットを向上させる。 - 特許庁

Within two cycles, sequential instructions following the last fetched instruction are retrieved and marked, target instructions beginning at the branch target address are retrieved and marked and the branch is resolved.例文帳に追加

２サイクル内において、最後にフェッチされた命令に続く逐次的命令が検索され且つマーク付けされ、分岐ターゲットアドレスにおいて開始するターゲット命令が検索され且つマーク付けされ、且つその分岐が解決される。 - 特許庁

At the time of execution, control is performed to rewrite the step-based NOP instructions to branch instructions for calling break processing or return them again to the original instructions.例文帳に追加

実行時、前記ステップ単位のＮＯＰ命令を、ブレーク処理をコールする命令への分岐命令に書き替えたり、再び元の命令に戻したりする制御を行う。 - 特許庁

An address control/write mask control part 7 performs control so as to sequentially execute instructions following a branch instruction without performing branch control if addresses from the branch instruction to a branch destination instruction are within a prescribed value when an instruction code is a branch instruction and also when it is determined that branching is performed.例文帳に追加

アドレス制御／書き込みマスク制御部７は、命令コードが分岐命令であり、かつ分岐すると判定した場合に、当該分岐命令から分岐先命令までのアドレスが所定値以内であれば、分岐制御を行なわずに分岐命令に続く命令を順次実行するよう制御する。 - 特許庁

The addresses of branch instructions which were executed in the past and a history counter are recorded in a branch information RAM 13 and when a branch instruction is detected at instruction fetch time, a predicted branch-destination address is set in a program fetch counter 8 by the branch information RAM 13 and a large/small decision circuit 17.例文帳に追加

過去に実行された分岐命令のアドレスと履歴カウンタを分岐情報ＲＡＭ１３に記録し、命令フェッチ時に分岐命令を検出したときに、予測された分岐先アドレスを分岐情報ＲＡＭ１３と大小判定回路１７でプログラムフェッチカウンタ８に設定する。 - 特許庁

On the other hand, when the branch prediction by the branch predicting part (16) is different from the branch judgment result by a branch judgment part (17) as for the branch instruction, the instruction buffer part (11) outputs the instruction from the saved instruction string, and returns the residual instructions to the original area.例文帳に追加

一方、当該分岐命令について分岐予測部（１６）による分岐予測と分岐判定部（１７）による分岐判定結果とが異なるとき、命令バッファ部（１１）は、退避させた命令列の中から命令を出力し、残りの命令を元の領域に戻す。 - 特許庁