自己検査回路の英語

位相ロック・ループ用全ディジタル内蔵自己検査回路および検査方法例文帳に追加

ALL DIGITAL BUILT-IN SELF-INSPECTION CIRCUIT FOR PHASE LOCK LOOP AND INSPECTING METHOD - 特許庁

自己検査回路１０の構成部品は、共通の集積回路チップ２０上に集積されている。例文帳に追加

The components of the self-test circuit 10 are integrated on a common integrated circuit chip 20. - 特許庁

自己検査回路の動作マージンを確保できる半導体集積回路を提供する。例文帳に追加

To provide a semiconductor integrated circuit which can hold an operation margin of a self-checking circuit. - 特許庁

セルラ電話基地局を特に適用対象とするループバック自己検査回路を提供する。例文帳に追加

To provide a loop-back self-test circuit particularly applicable to cellular phone base stations. - 特許庁

被測定回路２に電源を供給するためのボンディングパッド５とは別のボンディングパッド６から自己検査回路４に電源を供給することにより、自己検査回路４は被測定回路２の電源電圧に依存することなく、より高い電源電圧で検査を行う。例文帳に追加

An electric power is supplied from a bonding pad 6 other than a bonding pad 5, which supplies the electric power to a circuit-to-be-measured 2, to the self-checking circuit 4, thereby, the self-checking circuit 4 can check at a higher power supply voltage independent of a power supply voltage of the circuit-to-be-measured 2. - 特許庁

半導体集積回路内の被検査回路の自己テストを行うために、データ圧縮回路を内蔵する方法では、被検査回路の他に線形フィードバックレジスタ（ＬＦＳＲ）で構成される自己テスト回路が必要になるため回路面積が増大する。例文帳に追加

To dispense with a self-test circuit, composed of a linear feedback shift register(an LFSR) which is required, in addition to an inspected circuit to reduce a circuit area by dispensing with a built-in data compression circuit for executing a self-test for the inspected circuit, in a semiconductor integrated circuit. - 特許庁

電子回路基板の電気回路パターン上に塗布された半田クリームの良否などを検査測定する場合における自己判断機能を備えて正しく検査測定できる検査測定装置を得ること。例文帳に追加

To provide an inspection measuring instrument capable of carrying out inspection measurement correctly, provided with a self-deciding function, when inspection-measuring the quality or the like of soldering cream applied on an electric circuit pattern of an electronic circuit board. - 特許庁

テスト対象回路の診断を実行する検査回路の正常性を判定することができる自己診断システム及び検査回路判定方法を提供すること例文帳に追加

To provide a self-diagnosis system and an inspection circuit determination method that allow determination of normality of an inspection circuit for executing an diagnosis of a test target circuit. - 特許庁