1チップマイクロコンピュータの英語

ワンチップマイクロコンピュータ１には、ＣＰＵ２によって実行されるプログラムを格納するＲＯＭ３の少なくとも一部領域が異なるメモリアドレスで選択できるように制御できるデコーダ回路６がある。例文帳に追加

A one-chip microcomputer 1 is provided with a decoder circuit 6 for controlling at least one partial region of an ROM 3 in which a program executed by a CPU 2 is stored to be selected by different memory addresses. - 特許庁

シングルチップマイクロコンピュータ１は、メインＣＰＵ２、プログラム格納不揮発性メモリ５、６、データ格納不揮発性メモリ９、不揮発制御ユニット８を有する。例文帳に追加

A single chip microcomputer 1 is provided with a main CPU 2, program storage nonvolatile memories 5 and 6, a data storage nonvolatile memory 9 and a nonvolatile control unit 8. - 特許庁

１チップマイクロコンピュータを初期化する際にＲＡＭ６の特定番地に特定データを予め格納し、揮発特性を有するＲＡＭ６の特定番地の内容が初期化時点の内容と同一であることを確認してから、フラッシュメモリ１のデータ書き換え動作に移行する構成とした。例文帳に追加

In the case of initializing an one-chip microcomputer, specific data are previously stored in a specific address of a RAM 6, and after checking that the contents of the specific address of the RAM 6 having a volatile characteristic coincide with contents obtained at the time of initialization, operation for rewriting the data of a flash memory 1 is started. - 特許庁

１チップマイクロコンピュータを初期化する際にＲＳ型フリップフロップ２１の状態を判別し、ＲＳ型フリップフロップ２１がリセットされている場合のみ、昇圧回路１７の昇圧動作と、フラッシュメモリ１のデータ書き換え動作に移行する構成とした。例文帳に追加

In the case of initializing an one-chip microcomputer, the state of an RS type flip flop(FF) 21 is judged, and only when the FF 21 is reset, the step-up operation of a booster circuit 17 and the data rewriting operation of a flash memory 1 are started. - 特許庁

これにより、１チップマイクロコンピュータのプログラム処理が暴走した時は、ＲＡＭ６の特定番地の内容が初期化時点で意図的に作成した内容とは異なってしまう為、プログラム処理の暴走に伴い書き換え用のサブルーチンプログラム命令が誤って実行されても、フラッシュメモリ１の誤書き換えを防止できる。例文帳に追加

When the program processing of the one-chip microcomputer runs away, the contents of the specific address of the RAM 6 are made different from the contents intentionally prepared at the time of initialization, so that even when a rewriting subroutine program instruction is executed in error due to a runaway of program processing, the contents of the flash memory 1 can be prevented from being rewritten in error. - 特許庁

また、１チップマイクロコンピュータ１は自己のシリアル通信端子１０を通じて積分回路３にＡ／Ｄコンバータ２のリセットのためのリセット信号を出力し、積分回路３はこのリセット信号を入力信号の積分操作によりシリアル通信用のシリアルパルス信号から分離してＡ／Ｄコンバータ２のリセット端子２３に出力する。例文帳に追加

The microcomputer 1 outputs a reset signal for resetting the A/D converter 2 to an integration circuit 3 through its own serial communication terminal 10 and the integration circuit 3 separates the reset signal from a serial pulse signal for serial communication by the integrating operation of the input signal and outputs the separated reset signal to the reset terminal of the A/D converter. - 特許庁

１チップマイクロコンピュータを初期化する際にＲＡＭ６の特定番地に特定データを予め格納し、揮発特性を有するＲＡＭ６の特定番地の内容が初期化時点の内容と同一であることを確認してから、昇圧回路１７の昇圧動作とフラッシュメモリ１のデータ書き換え動作とに移行する構成とした。例文帳に追加

In the case of initializing an one-chip microcomputer, specific data are previously stored in a specific address of a RAM 6, and after checking that the contents of the specific address of the RAM 6 having a volatile characteristic coincide with contents obtained at the time of initialization, the step-up operation of a booster circuit 17 and the data rewriting operation of a flash memory 1 are started. - 特許庁