B1 cellとは 意味・読み方・使い方

The NAND type flash memory element comprises a cell array area 100b composed of first, second cell blocks B1, B2, a row decoder 300b driving the cell array area 100b.例文帳に追加

ナンド型フラッシュメモリ素子は第１、第２セルブロックＢ１、Ｂ２から構成されたセルアレイ領域１００ｂと、セルアレイ領域１００ｂを駆動させるロウデコーダ３００ｂとを含む。 - 特許庁

A data input buffer 13 and block B1 inverters TF1, TF2 of the block B1 are functioned as a buffer for write-in in a memory cell S of a block B2 of a block B2 and data is written.例文帳に追加

ブロックＢ２のメモリセルＳにはデータ入力バッファ１３とブロックＢ１のインバータＴＦ１，ＴＦ２とが書き込み用バッファとして機能してデータが書き込まれる。 - 特許庁

Both wirings are shunted for each cell block B1 to BK when the power source is applied by providing the NMOS transistors M1 to Mk short-circuiting the VPR line and the VCP line for each cell block B1 to BK.例文帳に追加

各セルブロックＢ１乃至Ｂｋ毎にＶＰＲ線とＶＣＰ線とを短絡するＮＭＯＳトランジスタＭ１乃至Ｍｋを備えることにより、電源投入時に、両配線が各セルブロックＢ１乃至Ｂｋ毎にシャントされる。 - 特許庁

The portable telephone 1 receives spread codes C2-C4 transmitted from the base station B1 as its own cell codes.例文帳に追加

携帯電話１は、基地局Ｂ１から送信される拡散符号Ｃ２〜Ｃ４を自セル符号として受信する。 - 特許庁

When both the conditions are satisfied, the mobile unit 1 receives part of the notice information of the cell A1 transmitted from a base station B1 and moves to the cell A1.例文帳に追加

双方の条件を満たす場合には、移動機１は、基地局Ｂ１から送信されるセルＡ１の報知情報の一部を受信してセルＡ１に移行する。 - 特許庁

A semiconductor memory is provided with memory cell arrays B1 to Bm, a line decoder 37 and at least two metal-wiring layers.例文帳に追加

半導体記憶装置は、メモリセルアレイＢ1 〜Ｂm 、行デコーダ37及び少なくとも２層の金属配線層を備えている。 - 特許庁

Each block B1, B2, ... has a transistor column 100A for giving a reference potential to a source of a cell selected by a row line.例文帳に追加

各ブロック１Ｂ、Ｂ２、…には行線により選択されたセルのソースへ基準電位を与えるためのトランジスタ列１００Ａを有する。 - 特許庁

A bit line being adjacent to a bit line to which a selection memory cell is connected is kept in a pre-charge state by pairs of bit lines (B1, /B1-B4, /B4), also, other bit lines are arranged between each pair of bit line.例文帳に追加

ビット線対（Ｂ１，／Ｂ１−Ｂ４，／Ｂ４）により、選択メモリセルが接続するビット線に隣接するビット線をプリチャージ状態に維持し、かつ各ビット線対の間には別のビット線のビット線を配置する。 - 特許庁