| 意味 | 例文 (31件) |
COMBINATIONAL LOGIC CIRCUITとは 意味・読み方・使い方
追加できません
(登録数上限)
意味・対訳 組合せ論理回路
「COMBINATIONAL LOGIC CIRCUIT」の部分一致の例文検索結果
該当件数 : 31件
COMBINATIONAL LOGIC CIRCUIT例文帳に追加
組合せ論理回路 - 特許庁
A full latch circuit 104 transfers data to the first stage 110 of the combinational logic circuit and a full latch circuit 106 transfers data to the second stage 112 of the combinational logic circuit.例文帳に追加
フルラッチ回路104は、組み合わせ論理回路の第1ステージ110にデータを転送し、フルラッチ回路106は、組み合わせ論理回路の第2ステージ112にデータを転送する。 - 特許庁
In an active mode, inputs 120A to 120N are supplied to the combinational logic circuit 102A via FF and subjected to logical treatment, and output of a combinational logic circuit of its preceding stage is input to a combinational logic circuit of a next stage via FF one by one.例文帳に追加
アクティブ・モードでは、入力120A〜NがFFを介して組合せ論理回路102Aに供給されて論理処理され、そして順次、前段の組合せ論理回路の出力がFFを介して次段の組合せ論理回路に入力される。 - 特許庁
Accordingly, the combinational logic circuit is in the standby mode at the minimum leakage current.例文帳に追加
これにより、組合せ論理回路は、最小リーク電流での待機状態となる。 - 特許庁
The logic circuit includes prestage flip flops 10A and 10B, poststage flip flops 20A and 20B, a combinational logic circuit 30, and a selector 40.例文帳に追加
前段フリップフロップ10A,10Bと、後段フリップフロップ20A,20Bと、組み合わせ論理回路30と、セレクタ40とを有する。 - 特許庁
FAULT PROPAGATION ROUTE ESTIMATION SYSTEM AND METHOD IN COMBINATIONAL LOGIC CIRCUIT AND PROGRAM例文帳に追加
組合せ論理回路における故障伝搬経路推定システム及び方法並びにプログラム - 特許庁
A composite block in which the logics of a combinational circuit and a non-combinational circuit coexist is analyzed, and the logic of the non- combinational circuit is extracted (S102), and the extracted non-combinational circuit is replaced with the cell of an RTL library prepared in advance whose logic is the same as that of the extracted non-combinational circuit (S106).例文帳に追加
組み合わせ回路と非組み合わせ回路の論理が混在する複合ブロックを解析し、非組み合わせ回路の論理を抽出し(S102)、予め準備されているRTLライブラリのセルであって抽出された非組み合わせ回路と論理が同一であるセルによって、抽出された非組み合わせ回路を置き換える(S106)。 - 特許庁
-
履歴機能
過去に調べた
単語を確認! -
語彙力診断
診断回数が
増える! -
マイ単語帳
便利な
学習機能付き! -
マイ例文帳
文章で
単語を理解! -
「COMBINATIONAL LOGIC CIRCUIT」の部分一致の例文検索結果
該当件数 : 31件
The clock is made into "1" or "0" according to each logic of each paired signal outputted from the redundant combinational logic circuit.例文帳に追加
この冗長組合せ論理回路から出力するそれぞれのペア信号の各論理によってクロックを“1”か“0”にする。 - 特許庁
To provide a method of operation and an apparatus for radiation hardening a combinational logic circuit.例文帳に追加
組合せ論理回路を耐放射線強化するための動作方法及び装置が提供される。 - 特許庁
The input/output directions and output logic of the combinational circuit can be thus analyzed.例文帳に追加
これにより、組合せ回路の入出力方向と出力論理を解析することが可能となる。 - 特許庁
A transparent latch circuit 116 transfers output data BO from the second stage 112 of the combinational logic circuit.例文帳に追加
トランスペアレントラッチ回路116は、組み合わせ論理回路の第2ステージ112からの出力データB0を転送する。 - 特許庁
A digital system 100 is provided with a first stage 110 and a second stage 112 of a combinational logic circuit.例文帳に追加
デジタルシステム100は、組み合わせ論理回路の第1ステージ110、第2ステージ112を備える。 - 特許庁
A transparent latch circuit 114 transfers output data AO from the stage 110 of the combinational logic circuit to the full latch circuit 106.例文帳に追加
トランスペアレントラッチ回路114は、組み合わせ論理回路のステージ110からの出力データA0を、フルラッチ回路106に対して転送する。 - 特許庁
In a shift operation, a logic circuit 10 and a logic circuit 11 are inserted, in such a way that levels of output signals Q from a flip-flop 4 and a flip-flop 5 to be given to a combinational circuit 8 and a combined circuit 9, whose operation is not required are fixed to logic '0' or '1'.例文帳に追加
シフト動作時において、動作する必要のない組み合わせ回路8、9へ与えられるフリップフロップ4、5からの出力信号Qのレベルを論理「0」又は「1」に固定するように論理回路10、11を挿入する。 - 特許庁
Both early mode and late mode timings are included, both combinational and sequential circuits are handled, a static CMOS logic circuit in addition to a dynamic logic circuit family is made adaptable.例文帳に追加
早モードのタイミングと遅モードのタイミングが含まれ、組合せ回路と順序回路が扱われ、ダイナミック論理回路ファミリに加えて、スタティックCMOS論理回路にも対応する。 - 特許庁
|
| 意味 | 例文 (31件) |
|
|
ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。 |
|
ログイン |
Weblio会員(無料)になると
|
「COMBINATIONAL LOGIC CIRCUIT」のお隣キーワード |
combinational logic circuit
weblioのその他のサービス
|
ログイン |
Weblio会員(無料)になると
|