IO linkとは 意味・読み方・使い方

FORWARD LINK POWER CONTROL IN CELLULAR SYSTEM USING NT/IO VALUE例文帳に追加

ＮＴ／ＩＯ値を用いたセルラーシステムにおけるフォワードリンクパワー制御 - 特許庁

To enable any PC to relay to a lower IO link side if it is a PC to be connected to an upper IO link side regardless of whether it is a master station or a slave station.例文帳に追加

上位ＩＯリンク側に接続されるＰＣならばマスタ局や子局の如何にかかわらず、どのＰＣからも下位ＩＯリンク側に中継できるようにする。 - 特許庁

In response to detecting the failure in the first link, the first set of bussed bits is exchanged between the first PCIe bridge and the first IO device using an unused portion of a second link connecting a second PCIe bridge and a second IO device.例文帳に追加

第一リンク中で障害が検出されるのに応じ、第二ＰＣＩｅブリッジと第二ＩＯデバイスとを接続する第二リンクの使われていない部分を用いて、第一ＰＣＩｅブリッジと第一ＩＯデバイスとの間でバス搬送ビットの第一セットが交換される。 - 特許庁

In response to detecting the failure in the first link, at an IO device end, the first set of lanes is switched with the second set of lanes for exchanging the second set of bussed bits between the first PCIE bridge and the first IO device over the second link using the second set of lanes.例文帳に追加

第１のリンクにおける故障の検出に応答して、第１のＰＣＩＥブリッジと第１のＩＯデバイスとの間で、第２のレーン・セットを用いて第２のリンクを介して第２のバス伝送ビット・セットを交換するために、ＩＯデバイス・エンドにおいて、第１のレーン・セットを第２のレーン・セットにスイッチする。 - 特許庁

A first set of bussed bits is exchanged between a first PCIE bridge and a first IO device over a first link using a first set of lanes of the first PCIE bridge.例文帳に追加

第１のＰＣＩＥブリッジと第１のＩＯデバイスとの間で、第１のＰＣＩＥブリッジの第１のレーン・セットを用いて第１のリンクを介して第１のバス伝送ビット・セットを交換する。 - 特許庁

A first set of bussed bits is exchanged between the first PCIe bridge and the first IO device over a first link using a first set of lanes of the first PCIe bridge.例文帳に追加

第一リンクを介し第一ＰＣＩｅブリッジのレーンの第一セットを使って、該第一ＰＣＩｅブリッジと該第一ＩＯデバイスとの間で、バス搬送ビットの第一セットが交換される。 - 特許庁

Two systems 100 are respectively provided with a CPU sub-system 110 operating in the same timing by clock step synchronization between their own systems, an IO sub-system 120 connected to this, an FT controller 130 connected between them and a cross link 140 for connecting their own systems through the FT controller 130.例文帳に追加

２つのシステム１００は、自他システム間でクロックステップ同期により同じタイミングで動作するＣＰＵサブシステム１１０と、これに接続されるＩＯサブシステム１２０と、両者間に接続されるＦＴコントローラ１３０と、ＦＴコントローラ１３０を介して自他システム間を接続するクロスリング１４０とを有する。 - 特許庁