MOS surface channelとは 意味・読み方・使い方

In a semiconductor integrated circuit device, an n-channel transistor 1, a p-channel transistor 2, and an MOS type varactor element 3 are provided on the surface of a p-type substrate PSub.例文帳に追加

半導体集積回路装置において、Ｐ型基板ＰＳｕｂの表面にＮチャネルトランジスタ１、Ｐチャネルトランジスタ２及びＭＯＳ型バラクタ素子３を設ける。 - 特許庁

The semiconductor device having a semiconductor wafer 11 that has a {001} surface as the main surface and a position determining unit indicating a <100> direction comprises a plurality of p-channel type MOS transistors P and n-channel type MOS transistors N formed on the semiconductor wafer 11.例文帳に追加

｛００１｝面を主面とし、且つ、＜１００＞方向を示す位置決定部を有する半導体ウエハ１１を備えた半導体装置は、半導体ウエハ１１に形成された複数のｐチャネル型ＭＯＳトランジスタＰ及びｎチャネル型ＭＯＳトランジスタＮを備える。 - 特許庁

To solve a problem that, when a configuration employing an enhancement MOS transistor as a driving MOS transistor for a first stage is adopted, the driving MOS transistor becomes a dominant circuit configuration of 1/f noise since the enhancement MOS transistor is a transistor utilizing a surface channel and the transistor size thereof is also small.例文帳に追加

１段目の駆動ＭＯＳトランジスタとしてエンハンスメントＭＯＳトランジスタを用いた構成を採ると、エンハンスメントＭＯＳトランジスタが表面チャネルを利用したトランジスタであり、トランジスタサイズも小さいことから、１段目の駆動ＭＯＳトランジスタが１／ｆノイズの支配的な回路構成となってしまう。 - 特許庁

A predetermined voltage is applied to the gate electrode 212 so that a MOS structure in the center is reversed to form a surface reversed layer (channel).例文帳に追加

ゲート電極２１２は、中央のＭＯＳ構造が反転されて表面反転層（チャネル）が形成されるように、所定の電圧を印加される。 - 特許庁

A source region 14 of the trench power MOS transistor is provided on the same level as a gate electrode 21a of the surface channel CMOS transistor.例文帳に追加

トレンチパワーＭＯＳトランジスタのソース領域１４は、表層チャンネルＣＭＯＳトランジスタのゲート電極２１ａと同じレベルに設けられている。 - 特許庁

Since a channel is formed in the n-type channel layer located beneath the p-type channel layer touching a gate oxide film 7 and a current can be fed thereto when a PN junction is formed in the surface channel layer 5, a channel can be formed regardless of the roughness or residual defect of the interface (MOS interface) between the gate oxide film 7 and the surface channel layer 5.例文帳に追加

このように、表面チャネル層５にＰＮ接合を形成することにより、ゲート酸化膜７と接するｐ型チャネル層の下部に位置するｎ型チャネル層にチャネルを形成して電流を流すことができるため、ゲート酸化膜７と表面チャネル層５との界面（ＭＯＳ界面）のラフネス又は残留欠陥とは関係なく、チャネルを形成することができる。 - 特許庁

A P-MOS transistor is formed as a drain region 40, a source region 41, and a channel stopper 42 on the surface of a semiconductor substrate 31-1.例文帳に追加

Ｐ−ＭＯＳトランジスタは、半導体基板３１−１の表面に、ドレイン領域４０、ソース領域４１、及びチャネルストッパー４２として形成される。 - 特許庁

To provide a semiconductor device, where a p-channel MOS transistor having high performance and a high breakdown voltage with a surface channel structure is formed on the same substrate as a memory cell, and to provide a manufacturing method of the semiconductor device.例文帳に追加

メモリセルと同一の基板上に、表面チャネル構造を有する高性能な高耐圧のｐチャネル型ＭＯＳトランジスタが形成された半導体装置及びその製造方法を提供する。 - 特許庁