QUIESCENT CURRENTとは 意味・読み方・使い方

To provide a method and arrangement for supplying quiescent current to a vehicle with a multiple voltage on-board electric system.例文帳に追加

多電圧式搭載電気システムを備える車両に休止時電流を供給する方法および装置を提供する。 - 特許庁

For example, a quiescent current in a vector [1] is integrated by ITG1, and a quiescent current in a vector [2] is integrated by ITG2, and a difference between an output voltage from ITG1 and an output voltage from ITG2 in this state is detected by the DFO.例文帳に追加

例えば、ベクタ［１］における静止電流はＩＴＧ１で積分され、ベクタ［２］における静止電流はＩＴＧ２で積分され、この状態のＩＴＧ１の出力電圧とＩＴＧ２の出力電圧との差分がＤＦＯで検出される。 - 特許庁

To set a state for measurement of quiescent supply current, with one clock, in an integrated circuit with chain-connected flip-flops.例文帳に追加

フリップフロップをチェーン状に接続した集積回路において、静止電源電流を測定する状態に、１クロックで設定可能とする。 - 特許庁

The transmitting circuit 5 transmits the digital signal to the receiving circuit 6 through each power supply line 3 during a quiescent period of a motor drive current.例文帳に追加

送信回路５は、モータ駆動電流の休止期間にデジタル信号を各電源線３を介して受信回路６へ送信する。 - 特許庁

The control circuit is connected between the input and output circuits, and is provided with a floating current source comprising at least two cascode-coupled transistors for biasing an output current by using a quiescent current.例文帳に追加

制御回路は、入力回路と出力回路との間に連結され、静止電流を利用して出力回路をバイアスする少なくとも二つのトランジスタのカスコード連結を有するフローティング電流源を備える。 - 特許庁

A folded bimetal test strip is inserted between the battery inside a flashlight having a non-zero quiescent current and an electric circuit.例文帳に追加

畳み込まれたバイメタルテストストリップが、非ゼロの休止電流ドレインを有する懐中電灯内のバッテリーと電気回路との間に挿入される。 - 特許庁

To provide a low dropout regulator capable of feeding high output current in high speed response in a transient state, and maintaining low quiescent current under DC conditions.例文帳に追加

過渡状態中に高速応答で高出力電流を供給すると共に、ＤＣ条件下において低零入力電流を維持する低ドロップアウト調整器を提供する。 - 特許庁

IDDQs at sampling points of t1 to tm are measured in a fully stabilized quiescent current state of the IDDQs for test vectors of TV-1 to TV-n, with applying the test vectors TV-1 to TV-n, which are set H level or L level of an inner mode at CMOS integrated circuit 108 to be tested.例文帳に追加

試験対象ＣＭＯＳ集積回路１０８にその内部ノードをＨレベルあるいはＬレベルに設定するテストベクタＴＶ−１〜ＴＶ−ｎを印加して、その状態で各テストベクタＴＶ−１〜ＴＶ−ｎのＩＤＤＱの充分安定したQuiescent Current状態において、各サンプリングポイントｔ１〜ｔｍにおけるＩＤＤＱを測定する。 - 特許庁