adder circuitsとは 意味・読み方・使い方

An adder circuit is simplified, by using plural relatively small adder circuits with sums and carries looped back in plural cycles.例文帳に追加

加算器回路は、比較的小さい複数の加算器回路を使用することによって簡素化され、合計およびキャリが複数サイクルでループバックされる。 - 特許庁

Multiplier circuits 14, 15 and an adder 17 synthesize base image data with mixed image data.例文帳に追加

乗算回路１４、１５、加算器１７により、ベース画像データとミックス画像データとを合成する。 - 特許庁

An adder circuit is simplified by using a plurality of relatively small adder circuits with sums and carries looped back in a plurality of cycles.例文帳に追加

加算器回路は、比較的小さい複数の加算器回路を使用することによって簡素化され、合計およびキャリが複数サイクルでループバックされる。 - 特許庁

A first adder circuit having a first load resistance circuit, a second adder circuit having a second load resistance circuit and a third adder circuit having a third load resistance circuit and adding addition outputs of the first and second adder circuits are used.例文帳に追加

第１負荷抵抗回路とを有する第１の加算回路と、第２負荷抵抗回路とを有する第２の加算回路と、第３負荷抵抗回路を有し、第１、第２の加算回路の加算出力を加算する第３の加算回路を用いる。 - 特許庁

Integration circuits 101 to 105, storage circuits 111 to 115, first selection circuits 131 to 135, adder circuits 121 to 125, and second selection circuits 141 to 145 placed on 16-stages of data paths configure arithmetic circuits for carrying out correlation processing on the respective data paths.例文帳に追加

１６段のデータパスに配置される積算回路１０１〜１０５、記憶回路１１１〜１１５、第１選択回路１３１〜１３５、加算回路１２１〜１２５及び第２選択回路１４１〜１４５は、それぞれのデータパス上において相関処理を行う演算回路を構成している。 - 特許庁

Latch circuits 32, 33 delay an output of an adder 31 by one frame period and 2 frame periods.例文帳に追加

ラッチ回路３２，３３で、加算器３１の出力値を１フレーム周期および２フレーム周期遅延させる。 - 特許庁

Signals output from sensor circuits 4A and 4B are input into a differential unit 5 and an adder 6.例文帳に追加

センサ回路４Ａ，４Ｂから出力された信号は、それぞれ差分器５および加算器６に入力される。 - 特許庁

An advance synthesis unit 13 includes inverting amplifiers 21 to 24, adder circuits 25, 26, and binary circuits 27, 28 and amplifies signals obtained from a first sensor 6a by a factor of A.例文帳に追加

進角合成部１３は、反転増幅器２１〜２４、加算回路２５、２６および２値化回路２７、２８を有し、第１のセンサ６ａより得られた信号をＡ倍に増幅する。 - 特許庁