BIT SELECT CIRCUIT例文帳に追加

ビット選択回路 - 特許庁

BIT PHASE SYNCHRONIZATION CIRCUIT例文帳に追加

ビット位相同期回路 - 特許庁

BURST BIT SYNCHRONIZATION CIRCUIT例文帳に追加

バーストビット同期回路 - 特許庁

N-BIT COMPARISON CIRCUIT例文帳に追加

ｎビット比較回路 - 特許庁

BIT PATTERN SYNCHRONIZATION CIRCUIT例文帳に追加

ビットパターン同期装置 - 特許庁

BIT STREAM DETECTION CIRCUIT例文帳に追加

ビット列検出回路 - 特許庁

BIT LINE LOADING CIRCUIT例文帳に追加

ビット・ライン負荷回路 - 特許庁

BIT RATE IDENTIFICATION CIRCUIT例文帳に追加

ビットレート識別回路 - 特許庁

BIT INTERLEAVE CIRCUIT AND BIT DEINTERLEAVE CIRCUIT例文帳に追加

ビットインタリーブ及びビットデインタリーブ回路 - 特許庁

BIT INTERLEAVE CIRCUIT AND BIT DE-INTERLEAVE CIRCUIT例文帳に追加

ビットインタリーブ回路及びビットデインタリーブ回路 - 特許庁

BIT LINE DECODER CIRCUIT, BIT LINE CONNECTING METHOD, AND BIT LINE SELECTING METHOD例文帳に追加

ビット線デコーダ回路、ビット線接続手段、及びビット線選択方法 - 特許庁

BIT COUNT METHOD AND BIT COUNT CIRCUIT例文帳に追加

ビットカウント方法およびビットカウント回路 - 特許庁

BIT DESKEWING CIRCUIT AND METHOD FOR BIT DESKEWING例文帳に追加

ビットデスキュー回路とビットデスキュー方法 - 特許庁

BIT ARRANGEMENT REPLACEMENT SEMICONDUCTOR CIRCUIT例文帳に追加

ビット配列入れ替え半導体回路 - 特許庁

SINGLE BIT MULTIPLICATION CIRCUIT例文帳に追加

シングルビット乗算回路 - 特許庁

BIT LINE PRECHARGE CIRCUIT例文帳に追加

ビットラインプリチャージ回路 - 特許庁

BIT RATE VOLTAGE CONVERSION CIRCUIT例文帳に追加

ビットレート電圧変換回路 - 特許庁

SINGLE BIT AMPLITUDE ADJUSTING CIRCUIT例文帳に追加

シングルビット振幅調整回路 - 特許庁

BIT REVERSE ACCESS CIRCUIT例文帳に追加

ビットリバースアクセス回路 - 特許庁

BIT ERROR RATE ESTIMATING CIRCUIT例文帳に追加

ビットエラーレート推定回路 - 特許庁

BIT SPACE CONTROL CIRCUIT例文帳に追加

ビット空間制御制回路 - 特許庁

SUPERCONDUCTING MAGNETIC FLUX QUANTUM BIT CIRCUIT例文帳に追加

超伝導磁束量子ビット回路 - 特許庁

BIT FIELD OPERATION CIRCUIT例文帳に追加

ビットフィールド操作回路 - 特許庁

PARALLEL BIT STUFFING METHOD AND PARALLEL BIT STAFFING CIRCUIT例文帳に追加

並列ビットスタッフィング方法及び並列ビットスタッフィング回路 - 特許庁

ROUTER BIT AND EXTERNAL SHAPE WORKING METHOD OF PRINTED CIRCUIT BOARD USING THIS ROUTER BIT例文帳に追加

ルータビット及びそれを用いたプリント基板の外形加工方法 - 特許庁

BIT LINE REFERENCE VOLTAGE CIRCUIT FOR INTEGRATED CIRCUIT MEMORY例文帳に追加

集積回路メモリのためのビット線基準電圧回路 - 特許庁

TRIM BIT CIRCUIT FOR FLASH MEMORY INTEGRATED CIRCUIT例文帳に追加

フラッシュ・メモリ集積回路用トリムビット回路 - 特許庁

SENSE AMPLIFYING CIRCUIT AND BIT COMPARISON CIRCUIT HAVING THE SAME例文帳に追加

センスアンプ回路及びこれを備えたビット比較回路 - 特許庁

A signal conversion circuit 21 converts an Lo or Hi signal bit corresponding to a logical bit 0 or 1 into an LoHi or HiLo two-bit signal bit, respectively and outputs the two-bit signal bit to an encryption processing circuit 22.例文帳に追加

信号変換回路２１は、論理ビットの０または１に対応するLoまたはHiの信号ビットを、それぞれ、LoHiまたはHiLoの２ビットの信号ビットに変換し、暗号処理回路２２に出力する。 - 特許庁

PHASE COMPARATOR, PLL CIRCUIT, FLL CIRCUIT, BIT SYNCHRONIZATION CIRCUIT, AND RECEIVER例文帳に追加

位相比較器、ＰＬＬ回路、ＦＬＬ回路、ビット同期回路、受信装置 - 特許庁

To perform high speed multi-bit discrimination by reducing circuit occupancy area of a multi-bit test circuit.例文帳に追加

マルチビットテスト回路の回路占有面積を低減し、かつ高速でマルチビット判定を行なう。 - 特許庁

Then, in the encryption processing circuit 22 of a stage following the signal conversion circuit 21, a one-bit logic is represented by a two-bit signal bit.例文帳に追加

従って、信号変換回路２１より後段の暗号処理回路２２では、１ビットの論理ビットが、２ビットの信号ビットで表される。 - 特許庁

This scrambler circuit is provided with an n-bit matrix operation circuit 10 receiving an n-bit (n is an integer of ≥2) input signal A, and an n-bit register circuit 20 receiving the n-bit signal outputted form the n-bit matrix operation circuit 10 and outputting an n-bit output signal B.例文帳に追加

ｎビット（ｎは２以上の整数）の入力信号Ａが入力されるｎビットマトリクス演算回路１０と、ｎビットマトリクス演算回路１０から出力されるｎビットの信号が入力されてｎビットの出力信号Ｂを出力するｎビットレジスタ回路２０とを備える。 - 特許庁

A bit line equalizer circuit 30a equalizes respectively bit lines BL to a bit line potential VBLA and bit lines /BL to a bit line potential VBLB in accordance with activation of a bit line equalizing signal BLEQ.例文帳に追加

ビット線イコライズ回路３０ａは、ビット線イコライズ信号ＢＬＥＱの活性化に応じて、ビット線ＢＬをビット線電位ＶＢＬＡに、ビット線／ＢＬをビット線電位ＶＢＬＢに、それぞれイコライズする。 - 特許庁

BIT LINE PRECHARGE CIRCUIT OF SEMICONDUCTOR MEMORY DEVICE例文帳に追加

半導体メモリ装置のビットラインプリチャージ回路 - 特許庁

SINGLE BIT ΔΣ MODULATION CALCULATION CIRCUIT例文帳に追加

シングルビットΔΣ変調演算回路 - 特許庁

BIT ERROR INSERTION CIRCUIT FOR PN PATTERN GENERATOR例文帳に追加

ＰＮパターンジェネレータのビットエラー挿入回路 - 特許庁

BIT LINE NEGATIVE POTENTIAL CIRCUIT AND SEMICONDUCTOR MEMORY DEVICE例文帳に追加

ビット線負電位回路および半導体記憶装置 - 特許庁

PARITY CIRCUIT AND PARITY BIT GENERATING METHOD例文帳に追加

パリティ回路、及びパリティビット生成方法 - 特許庁

BIT SYNCHRONIZATION CIRCUIT AND OPTICAL TRANSMISSION SYSTEM STATION SIDE APPARATUS例文帳に追加

ビット同期回路および光伝送システム局側装置 - 特許庁

SINGLE BIT MULTIPLICATION CIRCUIT WITH PHASE ADJUSTMENT FUNCTION例文帳に追加

位相調整機能付きシングルビット乗算回路 - 特許庁

BIT CLOCK SIGNAL REPRODUCING METHOD AND CIRCUIT例文帳に追加

ビットクロック信号再生方法および回路 - 特許庁

ARITHMETIC CIRCUIT FOR SINGLE-BIT ΔΣ MODULATOR SIGNAL例文帳に追加

シングルビットΔΣ変調信号の演算回路 - 特許庁

MULTIPLEXER AND BIT RATE CONVERTING CIRCUIT例文帳に追加

多重化装置およびビットレート変換回路。 - 特許庁