block diagram designとは 意味・読み方・使い方

To provide a circuit design apparatus, a circuit design program and a circuit design method that can update circuit block diagram data to that corresponding to the latest circuit diagram data when the circuit diagram data is changed.例文帳に追加

回路図面データが変更された場合に、回路ブロック図面データを最新の回路図面データに対応したものに更新できる回路設計装置、回路設計プログラム、および回路設計方法を提供する。 - 特許庁

The registered block having the same configuration as a circuit block included in a circuit diagram data as the design object is retrieved from the circuit block library.例文帳に追加

設計対象である回路図データに含まれる回路ブロックと同じ構成を有する登録ブロックを前記回路ブロックライブラリから検索する。 - 特許庁

A circuit diagram design device 14 automatically connects the selected CPU and the peripheral IC device and designs a system circuit diagram 13 using registered data of a symbol library 17, a block library 18, and an IC information library 19 besides the IC address information 15.例文帳に追加

回路図作成装置１４はそのＩＣアドレス情報１５の他に、シンボルライブラリ１７、ブロックライブラリ１８およびＩＣ情報ライブラリ１９の登録データを用いて、選択したＣＰＵや周辺ＩＣデバイスを自動接続してシステム回路図１３を作成する。 - 特許庁

A circuit simulation program is executed on the basis of electrical information of a circuit diagram (block A), an LVS program is executed by using the electrical information of the circuit diagram and physical layout information corresponding to the circuit diagram (block B) and the evaluation is performed by processing circuit design value information obtained by the circuit simulation program and layout information obtained by the LVS program (block C).例文帳に追加

回路図の電気的な情報に基づいて回路シミュレーションプログラムを実行し（ブロックＡ）、上記回路図の電気的な情報と上記回路図に対応する物理的なレイアウト情報とを用いてＬＶＳプログラムを実行し（ブロックＢ）、上記回路シミュレーションプログラムで得た回路設計値情報と上記ＬＶＳプログラムで得たレイアウト情報とを処理することによって評価を行う（ブロックＣ）ことを特徴としている。 - 特許庁

To reduce the time needed for design and connection by performing terminal allocation for input-output only by connecting each terminal of a cable to each terminal of a terminal block without confirming wiring contents by using a wiring diagram.例文帳に追加

配線図を使用して配線内容を確認させることなく、ケーブルの各ターミナルを端子台の各端子に接続するだけで、入出力の端子割付を行い、これによって設計に要する時間、接続に要する時間を飛躍的に短くする。 - 特許庁

In the display device, when a test program is loaded, a test route between the respective design modules of a semiconductor tester described in the test program and the DUT is made in a block diagram, and an initialized value on the program is imaged and outputted on a screen.例文帳に追加

テスタを構成するメインフレームのテスターコントローラに設けられ、ヘッドの操作状態を表示する表示装置において、テストプログラムロード時に、テストプログラムに記述された半導体試験装置の各計測モジュールとＤＵＴ間のテスト経路をブロック図とし、プログラム上の初期設定値をイメージ化して画面に出力する。 - 特許庁