cycle delay selectorとは 意味・読み方・使い方

Input data is delayed with a D-FF 110 by one cycle, and delay data and data which is not delayed by the D-FF 110 are alternately selected and outputted in every cycle by a second selector 112.例文帳に追加

入力データをＤ−ＦＦ１１０で１周期分遅延させ、第２セレクタ１１２で遅延データとＤ−ＦＦ１１０で遅延されていないデータとを半周期ずつ交互に選択出力する。 - 特許庁

The delay amount re-calculator 15 discriminates the number of steps of the delay signal which has passed at a half cycle of a system clock, based on the sent signal, calculates the delay amount based on a delay amount set value input by a user, and outputs the number of steps of the delay signal as the calculated delay amount to the selector 16.例文帳に追加

遅延量再計算部１５は、該送られてきた信号に基づいて、システムクロックの半周期で通過した遅延信号の段数を識別し、該識別した段数と、ユーザによって入力された遅延量設定値に基づいて遅延量を計算し、該計算した遅延量となる遅延信号の段数をセレクタ１６に出力する。 - 特許庁

A phase comparator 353 calculates as basic information the number of stages p of a unit cell in a delay cell 348, which is necessary for delaying a reference clock signal REF_CLK 1 by one cycle without a selector 351 and a delay part q of a selector 351 converted into the number of stages of the unit cell.例文帳に追加

位相比較器３５３で、セレクタ３５１なしに基準クロック信号ＲＥＦ＿ＣＬＫ１を１周期遅延させるのに必要な遅延セル３４８内のユニットセルの段数ｐと、ユニットセルの段数に換算したセレクタ３５１の遅延分ｑとを、基本情報として算出する。 - 特許庁

The phase matching circuit part 110 has a plurality of delay buffers 111 and a selector 112 for selecting the outputs of the delay buffers and delays the outputted image data within a range corresponding to one cycle of the video clock to remove the phase shift contained in the video clock.例文帳に追加

位相合わせ回路部１１０は、複数段の遅延バッファ１１１と、その出力を選択するセレクタ１１２とを有し、出力する画像データをビデオクロック１周期分の範囲で遅延し、ビデオクロックに含まれる位相ずれを除去する。 - 特許庁