cycle program counterとは 意味・読み方・使い方

When the counter jumps, the program counter control part 10 transmits a signal h to the register 2 to erect the flag at the next cycle.例文帳に追加

カウンタがジャンプする場合は、次の周期でフラグが立つようにレジスタ２に信号ｈを送る。 - 特許庁

After one machine cycle, the NOP instruction is further assigned to the IF stage, and the contents of a program counter is replaced into value in the start destination of the correction program.例文帳に追加

１マシンサイクル後、更にＮＯＰ命令をＩＦステージに割り当てプログラムカウンタの内容を修正プログラムの開始先の値に入れ換える。 - 特許庁

The program counter outputs an instruction address that indicates a leading memory bank storing a leading part of a very long instruction of the next cycle.例文帳に追加

プログラムカウンタは、次サイクルの超長命令の先頭部分が格納されている先頭メモリバンクを指す命令アドレスを出力する。 - 特許庁

A field of a program counter is made incremental during time for supplying speculative address of a next instruction field during a first clock cycle.例文帳に追加

プログラムカウンタのフィールドは、第１クロックサイクル中にネクストインストラクションフィールドのスペキュラティブアドレスを供給するための間にインクリメントされる。 - 特許庁

As a result, when deciding that it is the load instruction, the control part 11 stops the operation of a program counter 10 in the first cycle to stop the execution of the processing of the succeeding instruction, and operates the program counter 10 in the second cycle to allow the execution of the processing of the succeeding instruction, in a period of the two cycles of the load instruction.例文帳に追加

この結果、ロード命令と判定したときには、そのロード命令の２サイクルの期間において、第１サイクル目にプログラムカウンタ１０の動作を停止させて後続命令の処理の実行を停止させ、第２サイクル目にプログラムカウンタ１０を動作させて後続命令の処理を実行させるようにした。 - 特許庁

The information processor is so constituted that interrupt acceptance and response processing and backup processing for a program counter and various registers in an interrupt acceptance and response cycle may be performed in parallel.例文帳に追加

この発明は、割込み受付応答処理と、割込み受付応答サイクルにおけるプログラムカウンタや各種レジスタのバックアップ処理を並行して行うように構成される。 - 特許庁

At a decode stage in a low parallel execution mode, when the decode result is a high parallel instruction whose parallel degree is "4" (that is, 4 SIMD), a program control part 4A outputs an instruction code OP to indicate an NOP instruction in a cycle just after the high parallel instruction without incrementing a program counter PC.例文帳に追加

プログラム制御部４Ａはデコード段階において、低並列実行モード時に、デコード結果が並列度が“４”の高並列命令の場合は、プログラムカウンタＰＣをインクリメントすることなく、高並列命令の直後のサイクルでＮＯＰ命令を指示する命令コードＯＰを出力する。 - 特許庁