cyclic code polynomialとは 意味・読み方・使い方

To perform the operation of a CR (cyclic redundancy check) code based upon an arbitrary generating polynomial with one clock.例文帳に追加

この発明は、任意の生成多項式に基づくＣＲＣ符号の演算を１クロックで行うことを目的とする。 - 特許庁

The spread code generating circuit conducts processing which is substantially equal to a processing that an M series code depending on a prescribed generation polynomial is outputted serially by using a cyclic shift register, by means of vector arithmetic operations.例文帳に追加

所定の生成多項式により定まるＭ系列符号を巡回シフトレジスタを用いてシリアルに出力するのと実質的に同等の処理をベクトル演算により行う。 - 特許庁

To provide a coding arithmetic circuit for performing respectively cyclic code and convolution code arithmetic operations that eliminates the need for preparing a shift register with the same length as a maximum order of a generation polynomial required for a system so as to reduce the circuit scale and freely set the generation polynomial.例文帳に追加

巡回符号演算と畳み込み符号演算のそれぞれの符号化演算回路にシステムで必要とされる生成多項式の最大次数と同じ長さのシフトレジスタを用意することを不要にして回路規模を削減し、生成多項式の設定を自由に行う。 - 特許庁

A factor analysis apparatus of a cyclic code in an error correcting code used in a radio wave monitoring system formulates simultaneous equations for data to be analyzed which were input externally, using the relations of "H(x)W(x)=0mod xn-1" between a code polynomial W(x) and an inspection polynomial H(x), and a solution is obtained by solving the simultaneous equations.例文帳に追加

電波監視システムにおいて用いられる誤り訂正符号の中の巡回符号の諸元解析装置が、外部から入力された解析対象のデータに対して、符号多項式Ｗ（ｘ）と検査多項式Ｈ（ｘ）の間にある「Ｈ（ｘ）Ｗ（ｘ）＝０ｍｏｄ ｘｎ−１」という関係を用いて、連立方程式を立て、前記連立方程式解くことにより、解を得る。 - 特許庁

The information exchange control unit takes πX-metrics calculated by the X processor for nonzero elements in each of n-cyclic shifts of the parity-check polynomial of the code and distributes the πX-metrics to the Z-processor.例文帳に追加

情報交換制御ユニットは、符号のパリティ検査多項式のｎ回の巡回シフトの各々において、Ｘプロセッサによって非ゼロ要素に対して計算されたπ_ｘ−メトリックを取り込み、これをＺプロセッサへ分配する。 - 特許庁

The semiconductor storage device is mounted with the error detecting and correcting circuit where a cyclic code for correcting the error of a plurality of bits is used and an order to be used as an information bit is selected from an information polynomial, which has the orders corresponding to the maximum number of bits to be corrected in error, so as to reduce the calculation scale of a syndrome polynomial as much as possible.例文帳に追加

エラー検出訂正回路が搭載された半導体記憶装置において、前記エラー検出訂正回路は、複数ビットのエラー訂正が可能な巡回符号を用いたものであって、エラー訂正可能な最大ビット数対応の次数を持つ情報多項式の中から、情報ビットとして利用する次数が、シンドローム多項式の計算規模が可及的に小さくなるように選択されている。 - 特許庁