erasable storeとは 意味・読み方・使い方

To store variable data in an erasable and DRAW enable non-volatile memory.例文帳に追加

消去可能で追記書き込み可能な不揮発性メモリへ可変データを記憶する。 - 特許庁

The information storage device causes an EEPROM (Electrically Erasable Programmable ROM) 25a with the limited writing frequency to store the information concerning the fuel injection valve 10 of an engine.例文帳に追加

情報記憶装置は、エンジンの燃料噴射弁１０に関する情報を書込み回数に制限のあるＥＥＰＲＯＭ２５ａに記憶させる。 - 特許庁

In an EEPROM (electrically erasable and programable ROM) 56 of a camera 10, identification data of the telephone number etc., of a portable telephone are recorded from a personal computer (PC) 62 installed at a store of the data input/output trader.例文帳に追加

カメラ１０のＥＥＰＲＯＭ５６には、データ入出力業者の店舗に設置されたパーソナル・コンピュータ（ＰＣ）６２から、携帯電話の電話番号などの識別データが記録される。 - 特許庁

The flash memory is divided into a plurality of batch erasable storage areas to store a rewritten control program and a transfer control program, and provided with a control register which sets the operating state of erasure/writing, etc.例文帳に追加

フラッシュメモリは、複数の一括消去可能な記憶領域に分割され、書換え制御プログラムと転送制御プログラムとを格納し、消去・書込み等の動作状態を設定するコントロールレジスタを有する。 - 特許庁

To provide an electronic part having an electrically erasable nonvolatile memory, designed to store information constituted in a logical entity, and managed by a memory manager.例文帳に追加

本発明により保護すべき技術的問題は、論理エンティティに構成された情報を記憶するように設計され且つメモリマネージャにより管理される電気的に消去可能な不揮発性メモリを備えた電子部品を提供することにある。 - 特許庁

If a program block '2' is required for the next data processing but the volatile memory 6 has no more capacity to store it, erasable blocks are selected from the blocks stored and not currently executed, and overwrite is carried out on the selected blocks.例文帳に追加

次のデータの処理にプログラムブロック「２」が必要で、それを格納するだけの空き容量が揮発性メモリ６にない場合、格納したブロックで現在実行していないブロックの中から、消去可能なブロックを選択し、そこに上書きする。 - 特許庁

At least one memory block B0-B7 includes a plurality of electrically erasable programmable bilevel memory cells each constituted to store 1-bit information, and read means 2, 5, 3 which access and read one multilevel memory cell or, access and read simultaneously N electrically erasable programmable bilevel memory cells depending on an address signal A0-A21 supplied to the memory device.例文帳に追加

前記少なくとも１つのメモリブロック（B0-B7）は１セルにつき１ビットの情報を記憶するよう構成された複数の電気的消去可能プログラマブルバイレベルメモリセルも含み、且つメモリデバイスに供給されるアドレス信号(A0-A21)に依存して、前記マルチレベルメモリセルの１つをアクセスし読み出すか、前記電気的消去可能プログラマブルバイレベルメモリセルのＮ個を同時にアクセスし読み出す手段(2,5,3)が設けられている。 - 特許庁