iab-2とは 意味・読み方・使い方

The third buses XAB and XDB, and the second buses YAB and YDB are separate from first buses IAB and IDB, and the CPU core 2 can execute instruction fetching, etc. through the first buses IAB and IDB in parallel with the access of the second memories 4 and 6, and the first memories 5 and 7.例文帳に追加

第３のバスＸＡＢ，ＸＤＢと第２のバスＹＡＢ，ＹＤＢは第１のバスＩＡＢ，ＩＤＢとも個別化され、ＣＰＵコア２は第２のメモリ４，６と第１のメモリ５，７のアクセスに並行して第１のバスＩＡＢ，ＩＤＢを介する命令フェッチ等を行うことができる。 - 特許庁

This microcomputer is provided with a 2nd CPU 2 separately having a bus for a program and a bus for data apart from a 1st CPU 1, separates the buses (IDB and IAB) used by the 1st CPU from the buses (DTAB and DTDB) on which the 2nd CPU reads instructions and parallelly enables the 1st CPU to use the buses and the 2 CPU to read the instructions.例文帳に追加

第１のＣＰＵ（１）の他に、プログラム用のバスとデータ用のバスを別に持つ第２のＣＰＵ（２）を設け、第１がＣＰＵの使用するバス（ＩＤＢ，ＩＡＢ）と第２のＣＰＵが命令をリードするバス（ＤＴＡＢ，ＤＴＤＢ）を分離し、第１のＣＰＵのバス使用と第２のＣＰＵの命令リードを並列可能にする。 - 特許庁

Moreover, the third buses (XAB, XDB) and the second buses (YAB, YDB) are also separated from first buses (IAB, ID) to be externally interfaced, and the CPU core 2 can access an external memory in parallel with access to the second memories (4, 6) and the first memories (5, 7).例文帳に追加

また、第３のバス（ＸＡＢ，ＸＤＢ）と第２のバス（ＹＡＢ，ＹＤＢ）は、外部インタフェースされる第１のバス（ＩＡＢ，ＩＤ）とも個別化され、ＣＰＵコア（２）は第２のメモリ（４，６）と第１のメモリ（５，７）のアクセスに並行して外部メモリアクセスも可能にされる。 - 特許庁