instruction address stopとは 意味・読み方・使い方

An instruction address check unit 104 outputs a stop instruction detection address, when the address of each issued instruction agrees with a specific instruction address.例文帳に追加

命令アドレスチェック部は、発行された命令のアドレスが特定命令のアドレスに一致する場合、ストップ命令検出指示を出力する。 - 特許庁

Instruction address stop is an instruction address specified by a CP or CMS command, which, when fetched, causes the virtual machine to stop.発音を聞く 例文帳に追加

命令アドレス停止はCPまたはCMSコマンドで指定される命令アドレスの一つであり、フェッチされるとその仮想マシンを停止させる。 - コンピューター用語辞典

A module number field 202a of a break setting register 202 holds a module number for setting a break point, and an address field 202b holds the address in an instruction RAM 102 of an instruction to stop the execution.例文帳に追加

ブレイク設定レジスタ２０２のモジュール番号フィールド２０２ａはブレイクポイントを設定するモジュール番号を保持し、アドレスフィールド２０２ｂは実行を停止させる命令の命令ＲＡＭ１０２でのアドレスを保持する。 - 特許庁

Particularly, the address notification means transmits the address notice to the radio information terminal under no communication when the switching instruction is inputted, or to the radio information terminal under stop when the terminal starts communications.例文帳に追加

特に、非通信中の無線情報端末に対しては上記切替指示が入力されたとき、また停止中の無線情報端末に対してはこの端末が通信を開始したとき、上記アドレス通知手段が上記アドレス通知を送信する。 - 特許庁

To provide a one-chip microcomputer capable of creating a test program without considering an address, where a STOP instruction is executed, and shortening a test period of time.例文帳に追加

ＳＴＯＰ命令を実行する番地を考慮せずにテストプログラムを作成でき、かつテスト時間を短縮できるワンチップマイクロコンピュータを得る。 - 特許庁

A module number comparator 203 and an address comparator 204 compare the module numbers held in the module number field 202a and the module number register 201 with each other and a stop address held in an address field 202b with the fetch address of the instruction RAM 102 respectively, and when they are both matched, an OR circuit 206 outputs a break signal.例文帳に追加

モジュール番号比較器２０３とアドレス比較器２０４は、モジュール番号フィールド２０２ａとモジュール番号レジスタ２０１に保持されたモジュール番号、及びアドレスフィールド２０２ｂに保持された停止アドレスと命令ＲＡＭ１０２のフェッチアドレスとを比較し、共に一致したときにＯＲ回路２０６がブレイク信号を出力する。 - 特許庁

The CPU 202 includes a CPU core 203 and an I/F 212, and the CPU core 203 executes the processing of adding an instruction code string executed by the CPU core 203 and the address to a waiting-for-player demonstration command or its stop command and outputting them through the I/F 212.例文帳に追加

ＣＰＵ２０２は、ＣＰＵコア２０３、Ｉ／Ｆ２１２を備え、ＣＰＵコア２０３は、Ｉ／Ｆ２１２を介して、ＣＰＵコア２０３が実行する命令コード列およびそのアドレスを客待ちデモコマンドまたは客待ちデモ停止コマンドに付加して出力する処理を実行する。 - 特許庁