instruction addressとは 意味・読み方・使い方

The instruction buffer 12 stores the instruction read out from the address designated by the fetch address.例文帳に追加

命令バッファ１２は、フェッチアドレスで指定されるアドレスから読み出された命令を格納する。 - 特許庁

Address mode information of each instruction is added as a part of an instruction address and in each cycle of instruction processing, the address mode information is held.例文帳に追加

各命令のアドレスモード情報を命令アドレスの一部として付加し、命令処理の各サイクルにおいてアドレスモード情報を保持する。 - 特許庁

The address of this time branch instruction as a first address, the address of the previous branch instruction as a second address, and the jump destination address of this time branch instruction as a third address are acquired, respectively.例文帳に追加

今回の分岐命令のアドレスを第１のアドレス、前回の分岐命令のアドレスを第２のアドレス、前記今回の分岐命令による飛び先アドレスを第３のアドレスとして、それぞれ取得する。 - 特許庁

A core instruction address read from the core instruction cache is compared with the fetch address of a core instruction by a core instruction address comparator 5 and is used to detect a patch object core instruction.例文帳に追加

このコア命令キャッシュから読み出されるコア命令アドレスは、コア命令アドレス比較器５にてコア命令の取り出しアドレスと比較され、パッチ対象コア命令の検出に利用される。 - 特許庁

An address range of an instruction string stored in an instruction buffer 13 is set in an address table 11.例文帳に追加

アドレステーブル１１に、命令バッファ１３に格納された命令列のアドレス範囲が設定される。 - 特許庁

ADDRESS, INSTRUCTION AND/OR DATA TELEGRAPH EQUIPMENT AND ADDRESS, INSTRUCTION AND/OR DATA TELEGRAPH METHOD例文帳に追加

アドレス、インストラクション及び／又はデ—タ電信装置並びにアドレス、インストラクション及び／又はデ—タ電信方法 - 特許庁

This microprocessor calculates the execution address of an instruction to be fetched next by an instruction address part 8, when an instruction request is outputted from a pipeline control part 9 to an instruction address part 8.例文帳に追加

パイプライン制御部９から命令アドレス部８に命令要求が出力されると、命令アドレス部８は次にフェッチされる命令の実行アドレスを計算する。 - 特許庁

The instruction address part 8, which once determining the execution address, outputs an instruction request to an instruction cache 6.例文帳に追加

命令アドレス部８において実行アドレスが決定されると、命令キャッシュ６に対して命令要求が出力される。 - 特許庁