layout design verificationとは 意味・読み方・使い方

LAYOUT DESIGN METHOD AND RELIABILITY VERIFICATION METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のレイアウト設計方法及び信頼性検証方法 - 特許庁

To provide a layout processor capable of reducing workload in a layout design and the verification work.例文帳に追加

レイアウト設計とその検証作業における作業負荷を軽減できるレイアウト処理装置を提供する。 - 特許庁

CHARACTERISTIC ANALYSIS DEVICE AND SUBSTRATE LAYOUT DESIGN/VERIFICATION DEVICE CONSTITUTED BY INCLUDING THE SAME例文帳に追加

特性解析装置及びそれを含んでなる基板レイアウト設計・検証装置 - 特許庁

To make layout design efficient by shortening a convergence time in timing verification.例文帳に追加

タイミング検証における収束時間を短くしてレイアウト設計の効率化を図る。 - 特許庁

To speed-up design verification of semiconductor layout data by improving efficiency of pattern matching.例文帳に追加

パターンマッチングの効率化を図り、半導体レイアウトデータの設計検証を高速化する。 - 特許庁

LAYOUT VERIFICATION METHOD AND DESIGN METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE USING THE SAME例文帳に追加

レイアウト検証方法およびこれを用いた半導体集積回路装置の設計方法 - 特許庁

To provide a layout verification method and a layout verification apparatus for easily verifying troubles in layout design data without preparing logical circuit data for layout verification and for quickly setting a measurement condition such as a bias condition.例文帳に追加

レイアウト検証の際に論理回路データを作成しなくとも、レイアウト設計データの不具合を容易に検証でき、また、バイアス条件等の測定条件設定を、短時間で行うことができるレイアウト検証方法及びレイアウト検証装置を提供する。 - 特許庁

On the basis of a plurality of data and templates used in layout verification in the design of the layout of a semiconductor device, the definition file creating part 11 creates a definition file for use in the layout verification.例文帳に追加

定義ファイル作成部１１は、半導体装置のレイアウト設計におけるレイアウト検証に用いる複数のデータとテンプレートとに基づいて、レイアウト検証に用いる定義ファイルを作成する。 - 特許庁