logic program synthesisとは意味・読み方・使い方

ピン留め

追加できません

(登録数上限)

単語を追加

意味・対訳論理プログラム合成

クロスランゲージ 37分野専門語辞書での「logic program synthesis」の意味

logic program synthesis

論理プログラム合成

出典元索引ランキング

「logic program synthesis」の部分一致の例文検索結果

該当件数 : 10件

例文

LOGIC SYNTHESIZER, LOGIC SYNTHESIS METHOD AND LOGIC SYNTHESIS PROGRAM例文帳に追加

論理合成装置、論理合成方法及び論理合成プログラム - 特許庁

LOGIC SYNTHESIS SYSTEM, METHOD, AND PROGRAM例文帳に追加

論理合成装置および方法並びにプログラム - 特許庁

LOGIC SYNTHESIZER, LOGIC SYNTHESIS METHOD, COMPUTER READABLE RECORDING MEDIUM HAVING LOGIC SYNTHESIS PROGRAM AND STORED THEREIN METHOD FOR MANUFACTURING CIRCUIT例文帳に追加

論理合成装置、論理合成方法、論理合成プログラムを格納したコンピュータ読取り可能な記録媒体および回路製造方法 - 特許庁

TIMING CONSTRAINT GENERATING DEVICE OF LOGIC SYNTHESIS, AND LOGIC SYNTHESIZING METHOD AND PROGRAM例文帳に追加

論理合成のタイミング制約生成装置と論理合成方法とプログラム - 特許庁

BEHAVIORAL SYNTHESIS SYSTEM, BEHAVIORAL SYNTHESIS METHOD, CONTROL PROGRAM, READABLE STORAGE MEDIUM, MANUFACTURING METHOD OF LOGIC CIRCUIT, AND LOGIC CIRCUIT例文帳に追加

動作合成システム、動作合成方法、制御プログラム、可読記録媒体、論理回路の製造方法および論理回路 - 特許庁

To allow for identifying a cause of an abnormal ending of an RTL input program (a logic synthesis tool, a logic verification tool, etc.) in a shorter period of time.例文帳に追加

ＲＴＬ入力プログラム（論理合成ツールや論理検証ツールなど）の異常終了原因の特定がより短時間で行えるようにする。 - 特許庁

例文

To provide an automatic high-order synthesis method which restrains a decrease in degree of flexibility due to the integration of variable array in a high-order synthesis and generates the RTL description of a logic circuit which is small in circuit area and operates at a high-speed, and a high-order synthesis program therefor.例文帳に追加

変数配列の統合による高位合成での自由度の減少を抑制し、回路面積が小さく、高速動作が可能な論理回路のＲＴＬ記述を生成する自動高位合成方法及び高位合成プログラムを提供する。 - 特許庁

>>例文の一覧を見る

調べた例文を記録して、効率よく覚えましょう

Weblio会員登録無料で登録できます！

履歴機能

過去に調べた
単語を確認!
語彙力診断

診断回数が
増える!
マイ単語帳

便利な
学習機能付き!
マイ例文帳

文章で
単語を理解!

Weblio会員登録(無料)はこちらから

「logic program synthesis」の部分一致の例文検索結果

該当件数 : 10件

例文

To provide a circuit design method and a circuit design program for easily and highly precisely inserting a clock gating cell in a circuit where logic synthesis is completed.例文帳に追加

論理合成済みの回路に対して容易かつ高精度にクロックゲーティングセルを挿入することができる回路設計方法、及び回路設計プログラムを提供することである。 - 特許庁

To provide a logic circuit for shortening a design period of an LSI, reducing chip cost and preventing the occurrence of an operation mistake due to leakage during asynchronous checking by facilitating false path setting of timing constraint file needed during logic synthesis, and to provide a semiconductor design support device and semiconductor design support program for generating a gate level circuit from the logic circuit.例文帳に追加

論理合成時に必要となるタイミング制約ファイルのフォルスパス設定を容易にさせて、ＬＳＩの設計期間の短縮とチップコストの削減とを可能にするとともに、非同期チェック時における漏れによる作業ミスの発生を防止した論理回路を提供し、かかる論理回路からゲートレベル回路を生成する半導体設計支援装置および半導体設計支援方法を提供する。 - 特許庁

例文

To provide a multi-cycle path detection device, a multi-cycle path detection method, and a multi-cycle path detection program which shorten a time required for logic synthesis and layout processing by detecting automatically a multi-cycle path with high accuracy, and by submitting it to multi-cycle path designation.例文帳に追加