multi-cell structureとは 意味・読み方・使い方

In the structure of the charge trap memory cell, multi-doped layers are appropriately formed in the active region unlike the conventional structure.例文帳に追加

電荷トラップメモリセルの構造は、従来とは異なり、アクティブ領域に複数層のドーピング層を適切に形成したことにその特徴がある。 - 特許庁

Also, as the input waveform of the inverter cell, the cell input waveform is used in the one-stage transistor structure cell and an input waveform calculated for the cell input waveform in a circuit simulation step 110 is used in the multi-stage transistor structure cell.例文帳に追加

また、前記インバータセルの入力波形として、一段トランジスタ構造セルではそのセル入力波形を用い、多段トランジスタ構造セルでは、回路シミュレーションステップ110でセル入力波形に対して計算した入力波形を用いる。 - 特許庁

To provide a multi-height cell layout structure with which a reduction in layout area efficiency can be suppressed in a semiconductor integrated circuit device.例文帳に追加

半導体集積回路装置において、レイアウトの面積効率の低下を抑制可能となる、マルチハイトセルのレイアウト構造を提供する。 - 特許庁

To provide a solid-state imaging device of a multi-pixel single-cell structure for suppressing image quality degradation in a mechanical curtain shutter synchronous mode.例文帳に追加

メカニカル幕シャッタ同期モードにおいて画質劣化を抑える多画素１セル構造の固体撮像装置を提供する。 - 特許庁

METHOD FOR CONNECTING LOWER TANKS FOR MULTI-CELL TYPE CROSS FLOW COOLING TOWER, CONNECTION STRUCTURE THEREFOR, AND CONNECTING TOOL USED THEREFOR例文帳に追加

多セル型直交流式冷却塔用下部水槽の連結方法とその連結構造、及びこれに使用される連結具 - 特許庁

At this time, the driving capacity is expressed by the inverter cell where the one other than an operated transistor is replaced with a resistor in a one-stage transistor structure cell, and the inverter cell is expressed by an NMOS transistor and a PMOS transistor operated in a final stage in a multi-stage transistor structure cell.例文帳に追加

この際、一段トランジスタ構造セルでは、動作するトランジスタ以外を抵抗に置き換えたインバータセルで表現し、多段トランジスタ構造セルでは、最後段で動作するNMOSトランジスタ及びPMOSトランジスタでインバータセルを表現する。 - 特許庁

This weighing object carrier 5 for a weighing cell designed so as to be connected to a load receiving part of the weighing cell includes a support structure 21 and a multi-section weighing tray 20.例文帳に追加

計量セルの荷重受け入れ部に連結されるように設計された、計量セル用の計量物体キャリヤ５は、支持構造２１および多区画計量トレイ２０を含む。 - 特許庁

To provide a gate structure of a flash memory cell which has a multi-capacitor structure capable of increasing programming and erasing rates by an increase in the coupling ratio, a method of forming the same, and a method of forming the dielectrics film for the same.例文帳に追加

カップリング比の増加によるプログラム及び消去速度を増加させることができる、マルチキャパシタ構造を有するフラッシュメモリセルのゲート構造とその形成方法及び誘電体膜形成方法を提供すること。 - 特許庁