partial product adderとは 意味・読み方・使い方

The adder 102 adds the partial product P_o to the partial product P_j with an additional signal S_j-1 so as to be separated by 1 bit at a lower order side.例文帳に追加

加算器１０２は、部分積Ｐ_0と、加算信号Ｓ_j-1を下位側に１ビット離して従えた部分積Ｐ_jとを加算する。 - 特許庁

The partial product is added by a first two-input adder 13 and added with a cumulative value stored in a cumulative register 15 by a second two-input adder 14.例文帳に追加

部分積は、第１の２入力加算器１３により加算され、第２の２入力加算器１４で累積レジスタ１５に格納された累積値と加算される。 - 特許庁

The filter multiplication units 10b to 10d are provided with a partial product generation unit for repeatedly generating partial products according to the algorithm of a booth; and an adder 20 for performing the cumulative addition of the outputs of the partial product generation unit.例文帳に追加

フィルタ乗算ユニット１０ｂ〜１０ｄは、ブースのアルゴリズムに従って繰り返し部分積を生成する部分積生成ユニットと、部分積生成ユニットの出力を累積加算する加算器２０とを有する。 - 特許庁

This cubic partial product adder T101 is divided into a high order part T101a for high order 12 bits and a low order part T101b for low order 33 bits.例文帳に追加

第３次部分積加算器Ｔ１０１は、上位１２ビット分の上位部Ｔ１０１ａと、下位３３ビット分の下位部Ｔ１０１ｂとに分割されている。 - 特許庁

The MAC unit 100 has: booth record logic 120 for generating a plurality of partial products between a first binary operand X102 and a second binary operand Y104; a Wallace tree adder 130 for arithmetically combining the reduced partial products with a third operand to obtain the final partial product, a final adder 140 for generating a final sum and a saturation circuitry 150 for selectively rounding or saturating the final sum.例文帳に追加

ＭＡＣユニット（１００）において、第１のバイナリ・オぺランドＸ（１０２）と第２のバイナリ・オぺランドＹ（１０４）との複数の部分積を発生するブース記録ロジック（１２０）と、低減した前記部分積を第３のオぺランドと算術的に組み合わせて最後の部分積を得るワラス・ツリー加算器（１３０）と、最後の和を発生する最後の加算器（１４０）と、前記最後の加算器を選択的に丸める即ち飽和させる飽和回路（１５０）とを備える。 - 特許庁