single insulatorとは 意味・読み方・使い方

To provide a method for manufacturing an MEMS device from a single silicon-on-insulator (SOI) wafer.例文帳に追加

単一のシリコン・オン・インシュレータ（ＳＯＩ）ウェハからＭＥＭＳ装置を製造する方法の提供。 - 特許庁

The single-crystal silicon layer is stuck on the top surface, consisting of the 1st inter-layer insulating film 12 formed of the 1st insulator layer 12A and 2nd insulator layer 12B and this single-crystal silicon layer is used to form a transistor element.例文帳に追加

第１の絶縁体層１２Ａと第２の絶縁体層１２Ｂとからなる第１層間絶縁膜１２の表面上に単結晶シリコン層を貼り合わせ、単結晶シリコン層を用いてトランジスタ素子を形成する。 - 特許庁

In this circuit connection structure, a connection member 8 can be formed of single body made of metallic material, and the structure is made more inexpensive and productive than the conventional one that is comprised of an insulator and a conductor embedded in the insulator.例文帳に追加

本発明の回路接続構造において、接続部材８は、金属材の単体で形成でき、従来のように、絶縁体と、この絶縁体に埋設された導体からなるものに比して、安価で、生産性の良好なものが得られる。 - 特許庁

If it is to be constituted of a single windbreak cover 2, a whole or nearly a whole length of the insulator for wiring is covered, with one end of the windbreak cover 2 being fixed to the insulator 1, and the other end open.例文帳に追加

１個の防風カバー２で構成する場合は、配線用碍子の全長又はほぼ全長を覆い、防風カバー２の一方の端部は配線用碍子１に固定され、他方の端部は開いている。 - 特許庁

The single insulator layer contains a capacitor node dielectrics above the capacitor conductor while a gate dielectrics above the channel region.例文帳に追加

この単一の絶縁体層は、キャパシタ導体の上方にキャパシタ・ノード誘電体を含み、チャネル領域の上方にゲート誘電体を含む。 - 特許庁

To reduce interface level or crystal defect in interface of a single crystal semiconductor layer formed on insulator.例文帳に追加

絶縁層上に形成された単結晶半導体層の界面における界面準位または結晶欠陥を低減させる。 - 特許庁

An SOI (silicon on insulator) substrate where a silicon oxide film 20 and a single crystal silicon film 30 are deposited on a semiconductor substrate 10 is prepared (Fig. (a)).例文帳に追加

半導体基板１０上に、シリコン酸化膜２０、単結晶シリコン膜３０が積層されたＳＯＩ基板を用意する（図８（ａ））。 - 特許庁

To provide a substrate for semiconductor device including a plurality of semiconductor-on-insulator (SOI) wafers that are coupled with each other in a single stack.例文帳に追加

単一スタック内で互いに結合された複数の絶縁体上半導体（ＳＯＩ）ウエハを含む半導体デバイス用の基板を提供すること。 - 特許庁