standby current drainとは 意味・読み方・使い方

To reduce a leak current generated between a source/drain impressed with a voltage and a well formed with the source/drain in an MISFET on standby.例文帳に追加

スタンバイ時のＭＩＳＦＥＴにおいて、電圧が印加されるソース・ドレインとそのソース・ドレインが形成されたウェルとの間で発生するリーク電流を低減する。 - 特許庁

To provide a biosensor equipped with a field-effect transistor in which a standby time until a source-drain current stabilizes is shortened.例文帳に追加

電界効果トランジスタを備えたバイオセンサであって、ソース−ドレイン電流が安定するまでの待機時間を短縮したバイオセンサを提供すること。 - 特許庁

To provide an MOS semiconductor device optimum for the high integration of an LSI (Large Scale Integrated Circuit) or to provide the MOS semiconductor device reduced in a leak current between source and drain upon standby, and improved in the cut-off characteristics of current between source and drain upon shifting from operation into standby.例文帳に追加

本発明は、LSI(大規模集積回路)の高集積化に好適なＭＯＳ型半導体装置の提供、すなわち、待機時のソースとドレイン間のリーク電流の削減、及び、動作時から待機時へ移行する時の、ソースとドレイン間の電流のカットオフ特性を改善したＭＯＳ型半導体装置の提供を課題とする。 - 特許庁

Therefore, since electric potential is not generated between drain and source of a memory transistor MTij in a standby state, a leakage current is prevented, and consequently power consumption of the mask ROM is reduced.例文帳に追加

このため、スタンバイ状態におけるメモリトランジスタＭＴｉｊのドレイン・ソース間に電位差は生じないためリーク電流を防止し、マスクＲＯＭの消費電力を低く抑える事が可能となる。 - 特許庁

To provide a method for manufacturing a MOS-type field effect transistor for reducing power consumption without losing speediness in a circuit by reducing the leak current between a source and a drain and reducing power consumption in standby.例文帳に追加

ソース・ドレイン間リーク電流を低減し、スタンバイ時の消費電力を削減することで、回路の高速性を損なわず、消費電力を低減できるＭＯＳ型電界効果トランジスタの製造方法を提供することを課題とする。 - 特許庁

Thus, even when the voltage of the bit line varies to the low-level voltage of the word line in the standby period due to occurrence of the short-circuit failure between the word line and the bit line, the substrate current is prevented from passing through between the source and the substrate of the nMOS transistor and between the drain and the substrate.例文帳に追加

このため、ワード線とビット線間にショート不良が発生し、ビット線の電圧がスタンバイ期間にワード線の低レベル電圧に変化した場合にも、ｎＭＯＳトランジスタのソースと基板間、またはドレインと基板間に基板電流が流れることを防止できる。 - 特許庁