| 例文 |
"Gate Array"を含む例文一覧と使い方
該当件数 : 299件
GATE ARRAY SEMICONDUCTOR DEVICE例文帳に追加
ゲートアレイ半導体装置 - 特許庁
FIELD PROGRAMMABLE GATE ARRAY例文帳に追加
フィールド・プログラマブル・ゲートアレイ - 特許庁
FPGA COMPATIBLE GATE ARRAY例文帳に追加
FPGA互換ゲートアレイ - 特許庁
FIELD PROGRAMMABLE GATE ARRAY例文帳に追加
フィールド・プログラマブル・ゲート・アレイ - 特許庁
PROGRAMMABLE LOGIC GATE ARRAY例文帳に追加
プログラム可能論理ゲートアレイ - 特許庁
FIELD PROGRAMMABLE GATE ARRAY APPARATUS例文帳に追加
フィールドプログラマブルゲートアレイ装置 - 特許庁
PROGRAMMABLE GATE ARRAY AND PROGRAMMING METHOD OF PROGRAMMABLE GATE ARRAY例文帳に追加
プログラマブルゲートアレイおよびプログラマブルゲートアレイのプログラミング方法 - 特許庁
GATE ARRAY SEMICONDUCTOR CIRCUIT DEVICE例文帳に追加
ゲートアレイ半導体回路装置 - 特許庁
GATE ARRAY BUSINESS SYSTEM AND METHOD例文帳に追加
ゲートアレイビジネスシステム及び方法 - 特許庁
Their design used a "field programmable gate array" (FPGA), 例文帳に追加
かれらの設計では、「現場プログラム可能ゲートアレイ(field programmable gate array, FPGA)を使っている。 - Electronic Frontier Foundation『DESのクラック:暗号研究と盗聴政策、チップ設計の秘密』
OPERATING METHOD FOR PROGRAMMABLE GATE ARRAY例文帳に追加
プログラマブル・ゲート・アレイの操作方法 - 特許庁
HEATER USING GATE ARRAY TYPE CONNECTION例文帳に追加
ゲートアレー式結線を用いたヒータ - 特許庁
BASIC CELL OF GATE ARRAY SEMICONDUCTOR DEVICE, GATE ARRAY SEMICONDUCTOR DEVICE, AND LAYOUT METHOD OF GATE ARRAY SEMICONDUCTOR DEVICE例文帳に追加
ゲートアレイ半導体装置の基本セル,ゲートアレイ半導体装置,および,ゲートアレイ半導体装置のレイアウト方法 - 特許庁
TEST METHOD FOR FIELD PROGRAMMABLE GATE ARRAY例文帳に追加
フィ—ルドプログラマブルゲ—トアレイのテスト方法 - 特許庁
One such type of technology is the Field Programmable Gate Array (FPGA). 例文帳に追加
こうしたテクノロジーの一種としては、現場プログラミング可能ゲートアレイ(Field Programmable Gate Array, FPGA) がある。 - Electronic Frontier Foundation『DESのクラック:暗号研究と盗聴政策、チップ設計の秘密』
GATE ARRAY AND METHOD FOR FORMING LOGIC CIRCUIT例文帳に追加
ゲートアレイ及び論理回路形成方法 - 特許庁
SEMICONDUCTOR INTEGRATED CIRCUIT WITH GATE ARRAY STRUCTURE例文帳に追加
ゲートアレイ構造の半導体集積回路 - 特許庁
METHOD OF DESIGNING GATE ARRAY INTEGRATED CIRCUIT AND GATE ARRAY INTEGRATED CIRCUIT USING THE SAME例文帳に追加
ゲートアレイ集積回路の設計方法及びこれを用いたゲートアレイ集積回路 - 特許庁
To enable circuit verification for large scale SoC (System on a Chip) using a small scale FPGA (Field Programmable Gate Array).例文帳に追加
小規模のFPGA(Field Programmable Gate Array)により大規模SoC(System on a Chip)の回路検証を実現する。 - 特許庁
CONFIGURATION METHOD FOR PROGRAMMABLE GATE ARRAY DEVICE例文帳に追加
プログラマブル・ゲートアレイ装置のコンフィグレーション方法 - 特許庁
To eliminate a gate array device and a physical memory accompanying the gate array device by carrying out a shaping process by a CPU.例文帳に追加
シェーピング処理をCPUで行い、ゲートアレイデバイスとそれに付随する物理メモリを不要にする。 - 特許庁
GATE ARRAY DEVICE AND AUTOMATIC ARRANGEMENT ROUTING METHOD例文帳に追加
ゲートアレイ装置および自動配置配線方式 - 特許庁
LOOKUP TABLE CIRCUIT AND FIELD-PROGRAMMABLE GATE ARRAY例文帳に追加
ルックアップテーブル回路およびフィールドプログラマブルゲートアレイ - 特許庁
PROGRAMMABLE GATE ARRAY DEVICE AND CIRCUIT SWITCHING METHOD例文帳に追加
プログラマブルゲートアレイ装置及び回路切替方法 - 特許庁
GATE ARRAY INTEGRATED CIRCUIT AND ITS LAYOUT METHOD例文帳に追加
ゲートアレイ集積回路およびそのレイアウト方法 - 特許庁
FIELD PROGRAMMABLE GATE ARRAY AND ITS MANUFACTURE例文帳に追加
フィールドプログラマブルゲートアレイおよびその製造方法 - 特許庁
FIELD PROGRAMMABLE GATE ARRAY, AND ITS USING METHOD例文帳に追加
フィールド・プログラマブル・ゲート・アレイおよびその使用方法 - 特許庁
SECURE FIELD-PROGRAMMABLE GATE ARRAY (FPGA) ARCHITECTURE例文帳に追加
セキュアなフィールドプログラマブルゲートアレイ(FPGA)アーキテクチャ - 特許庁
OPTICAL RECONFIGURED GATE ARRAY AND ITS RESETTING METHOD例文帳に追加
光再構成型ゲートアレイおよびそのリセット方法 - 特許庁
READ ONLY SEQUENCE CONTROLLER IN GATE ARRAY CONFIGURATION例文帳に追加
ゲートアレイ構成の読み出し専用のシーケンス・コントローラ - 特許庁
CIRCUIT INFORMATION PROTECTING METHOD FOR FIELD PROGRAMMABLE GATE ARRAY例文帳に追加
フィールドプログラマブルゲートアレイの回路情報保護方法 - 特許庁
Metal layers 3, 4 for constituting the large scale ring oscillator 2 are wired to be near to the gate array, and the gate array master chip 1 is set in a package of the gate array to be tested.例文帳に追加
また、大規模リングオシレータ2を構成するメタル層3、4をゲートアレイと近くなるように配線し、また、ゲートアレイマスタチップ1をゲートアレイのパッケージ5にセットして試験を行う。 - 特許庁
METHOD AND SYSTEM FOR PREVENTING COPYING OF PROGRAMMABLE GATE ARRAY例文帳に追加
プログラム可能なゲートアレイのコピー防止方法及びシステム - 特許庁
PROGRAMMABLE GATE ARRAY AND CIRCUIT FUNCTION CHANGING CONTROL METHOD例文帳に追加
プログラマブルゲートアレイおよび回路機能変更制御方法 - 特許庁
MANUFACTURE OF SEMICONDUCTOR DEVICE USING PROGRAMMABLE GATE ARRAY例文帳に追加
プログラマブルゲートアレイによる半導体装置の製造方法 - 特許庁
MASK-PROGRAMMABLE LOGIC DEVICE WITH PROGRAMMABLE GATE ARRAY PART例文帳に追加
プログラマブル・ゲートアレイ部を備えたマスクプログラマブル論理装置 - 特許庁
OPTICAL RECONFIGURATION TYPE GATE ARRAY AND ITS RECONFIGURATION METHOD例文帳に追加
光再構成型ゲートアレイおよびその再構成方法 - 特許庁
To selectively perform a configuration operation of an FPGA (field programmable gate array).例文帳に追加
FPGAのコンフィギュレーション動作を選択的に行う。 - 特許庁
To absorb the difference in height, between a standard cell and a gate array cell.例文帳に追加
スタンダードセルとゲートアレイセルの高さの違いを吸収する。 - 特許庁
METHOD AND SYSTEM FOR PREVENTING COPY OF PROGRAMMABLE GATE ARRAY例文帳に追加
プログラム可能なゲートアレイのためのコピー防止方法及びシステム - 特許庁
SIGNAL HOLDING CIRCUIT, SEMICONDUCTOR DEVICE, GATE ARRAY AND IC CARD例文帳に追加
信号保持回路、半導体装置、ゲートアレイおよびICカード - 特許庁
WRITE STATE INSPECTION METHOD OF OPTICALLY RECONFIGURABLE GATE ARRAY, WRITE STATE INSPECTION APPARATUS, AND OPTICALLY RECONFIGURABLE GATE ARRAY例文帳に追加
光再構成型ゲートアレイの書込状態検査方法及び書込状態検査装置、並びに光再構成型ゲートアレイ - 特許庁
METHOD OF MULTIPLEXING DATA, FIELD-PROGRAMMABLE GATE ARRAY, AND OPTICAL NETWORK例文帳に追加
データ多重化方法、フィールドプログラマブルゲートアレイ、及び光ネットワーク - 特許庁
To incorporate a circuit to simplify a test in an FPGA compatible gate array.例文帳に追加
FPGA互換ゲートアレイにテスト容易化回路を内蔵する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の集積したものであり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
原題:”Cracking DES: Secrets of Encryption Research, Wiretap Politics, and Chip Design ” 邦題:『DESのクラック:暗号研究と盗聴政策、チップ設計の秘密』 | This work has been released into the public domain by the copyright holder. This applies worldwide. 日本語版の著作権保持者は ©1999 山形浩生<hiyori13@alum.mit.edu>である。この翻訳は、全体、部分を問わず、使用料の支払いなしに複製が認められる。 |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|