例文 (8件) |
デュアルコアのの部分一致の例文一覧と使い方
該当件数 : 8件
IDE の起動の問題 (Solaris x86 とデュアルコア Opteron)。例文帳に追加
Difficulties starting the IDE (Solaris x86 and Dual-Core Opteron). - NetBeans
デュアルコア形分散シフト光ファイバ、デュアルコア形分散シフト光ファイバ母材及びその光ファイバ母材の製造方法例文帳に追加
DUAL CORE TYPE DISPERSION SHIFTING OPTICAL FIBER, DUAL CORE TYPE DISPERSION SHIFTING OPTICAL FIBER PREFORM, AND MANUFACTURE OF THE OPTICAL FIBER PREFORM - 特許庁
パワートレイン制御装置10は、車両制御のための処理を実行するデュアルコアCPU20と、デュアルコアCPU20により定期的に実行される異常監視用処理に基づき異常を検出した場合にデュアルコアCPU20をリセットする監視IC30とを備える。例文帳に追加
A power train controlling device 10 comprises a dual-core CPU 20 executing a processing for controlling a vehicle, and a monitoring IC 30 resetting the dual-core CPU 20 when abnormality is detected based on an abnormality monitoring processing regularly executed by the dual-core CPU 20. - 特許庁
デュアルコア形分散シフト光ファイバ用ガラス母材及びその製造方法例文帳に追加
GLASS PREFORM FOR DUAL CORE TYPE DISPERSION SHIFT OPTICAL FIBER AND ITS PRODUCTION - 特許庁
説明: Solaris x86 とデュアルコア Opteron の特定の構成で、IDE の起動時に問題が発生する場合があります。 これは GTK lookfeel ライブラリの読み込み時の JDK のバグが原因です。例文帳に追加
Description: On certain Solaris x86 and Dual Core Opteron configurations,you may encounter problems starting the IDE due to a JDK bug with loading GTK look&feel libraries. - NetBeans
性能モード(並列動作)と安全モード(2重化比較動作)とを切り替え可能なデュアルコアマイコンにおいて、性能モードから安全モードに切り替える場合に、CPUの待機時間を短縮して、性能モードのCPU処理効率を向上させる計算機システムを提供する。例文帳に追加
To provide a computer system, with a dual core microcomputer enabling a mode to be switched between a performance mode (a parallel operation) and a safety mode (a duplex comparison operation), capable of improving CPU processing efficiency in the performance mode by reducing a waiting time of CPU when the mode is switched from the performance mode to the safety mode. - 特許庁
デュアルコアCPU20は、車両制御のための処理を分担して実行するマスタ側コア21及びスレーブ側コア22を備え、マスタ側コア21は、スレーブ側コア22の異常を検出した場合には、異常監視用処理を正常時と同様に実行しつつ、スレーブ側コア22により実行されるべき処理を代行するフェイルセーフ処理を行う。例文帳に追加
The dual-core CPU 20 comprises a master-side core 21 and a slave-side core 22 for sharing and executing the processing for controlling the vehicle, and the master-side core 21 executes a fail-safe processing for executing the processing to be executed by the slave-side core 22 instead while executing the abnormality monitoring processing similarly as normal when abnormality of the slave-side core 22 is detected. - 特許庁
例文 (8件) |
Copyright © Japan Patent office. All Rights Reserved. |
この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
© 2010, Oracle Corporation and/or its affiliates. Oracle and Java are registered trademarks of Oracle and/or its affiliates.Other names may be trademarks of their respective owners. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |