| 例文 (7件) |
ビット直列伝送の部分一致の例文一覧と使い方
該当件数 : 7件
データリンクを介しての伝送は,ビットごとに直列,文字ごとに直列に行なわれる例文帳に追加
Transmission over the data link is serial-by-bit, serial-by-character - コンピューター用語辞典
シリアル(直列)ラインは1本のワイヤでできているので,一度に1ビットしか伝送できない例文帳に追加
A serial line consists of a single wire, so only one bit can be transmitted at a time - コンピューター用語辞典
代替意味（２３）を、代替意味（２３）を除くｎ個の正規の意味を有するマルチビット文字セットを備えた直列通信チャネルを介して伝送する。例文帳に追加
A serial communication channel (5), a first SERDES (serializer/deserializer) (39), a second SERDES (40) are provided. - 特許庁
さらに、本発明によるＸＯＲコードを用いた直列連接符号化器はインタリーバを具備しないので、インタリーバの処理を待つ必要がなく、符号化された入力情報ビットを直ちに伝送できる。例文帳に追加
Since the serial connected coder employing the XOR code of this invention employs no interleaver, the coder can immeditely transmit the coded input information bit without waiting for the processing of the interleaver. - 特許庁
コンピュータでケーブルを通じて伝送された信号は表示部駆動回路基板に入力され、表示部駆動回路基板は、入力されたNビット束の直列デジタル映像信号をNビット並列デジタル映像信号に変換する直列/並列変換部と、クロック信号の周波数を１/N倍に分周する波数分周部とを含み、並列デジタル映像信号、分周されたクロック信号及び制御信号で表示部を駆動し、メーン基板は表示部駆動回路基板を経由した制御信号を入力されてシステムを制御する。例文帳に追加
This display device 20 is driven by the serial digital image signal, clock signal and control signal from a computer 2 through a cable. - 特許庁
データ送信装置１０が、直並列変換回路１０１により多重分離された複数のトリビュタリ信号を符号化回路１０２によりフレーム化し、遅延回路１０３によりトリビュタリ信号間の同期としてビット同期のみをおこなった信号を並直列変換回路１０４により多重化して伝送路１１０上に送信する。例文帳に追加
A coding circuit 102 of this data transmitter assembles a plurality of tributary signals demultiplexed by a serial parallel conversion circuit 101 into frames, a parallel serial conversion circuit 104 multiplexes signals that are subject to only bit synchronization among the tributary signals by delay circuits 103 and transmits the multiplexed signal to a transmission line 110. - 特許庁
伝送信号の末尾に特定信号を付加して畳み込み符号化された符号化データ列の、最後のビットに対応する受信軟判定データが入力されパスメモリ（１４）の更新がなされた時点で、パスメモリの特定信号に対応するメモリ群のラッチ内容をシフトレジスタ（３８）に並列に取り込み、順次直列に出力することとした。例文帳に追加
When received soft decision data corresponding to a final bit of a coded data stream subjected to convolution coding by adding a specific signal to an end of a transmission signal are received and contents of a path memory (14) are updated, and a shift register (38) captures contents latched by a memory group corresponding to the specific signal stored in the path memory in parallel and sequentially and serially outputs the contents. - 特許庁
| 例文 (7件) |
 | Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved. |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！|
ログイン |
Weblio会員(無料)になると
|
