例文 (6件) |
機能設計用言語の部分一致の例文一覧と使い方
該当件数 : 6件
非同期回路設計言語で記述されたコードを同期回路設計用のハードウエア記述言語に変換することで、同期回路用の市販シミュレータで回路設計の機能検証を行うことが可能となる。例文帳に追加
Codes described in the asynchronous circuit design language are converted to the hardware description language for synchronous circuit design, whereby function verifications in circuit design can be performed by a simulator on the market for synchronous circuits. - 特許庁
非同期回路設計言語で記述されたコードを同期回路設計用のハードウエア記述言語に変換することで、同期回路用の市販シミュレータで回路設計の機能検証を行うことが可能となる。例文帳に追加
The codes transformed into the standard HDL can be functionally verified by using commercially available simulators, which are originally developed for verifying synchronous circuit design. - 特許庁
PL/Iは,科学技術用言語として,FORTRANの機能のいくつかを備えた設計になっているが,COBOL型のファイル処理機能も用いられている例文帳に追加
as a scientific language, PL/I was designed to include some of the features of FORTRAN; however, COBOL-type file processing techniques are also used - コンピューター用語辞典
ハードウェア記述言語を用いて作成された回路設計データAとタイミング指定のコマンドファイルDとから回路設計データAに基づく回路の合成を行うに際し、回路設計データAに対して実行した機能シミュレーション(ステップS3)のシミュレーション結果として得られる波形データCを自動変換処理部10が自動的に解析しコマンドファイルDを自動生成する。例文帳に追加
For synthesizing a circuit on the basis of circuit design data (A) generated by the use of the hardware descriptive language from the data (A) and a command file D for specifying timing, an automatic conversion processing unit 10 automatically analyzes waveform data (C) obtained as a simulation result of a function simulation executed for the data (A) (step S3) to automatically generate the file D. - 特許庁
有限状態マシンのシミュレーション結果を検証するための機能検証記述を作成するにあたり、有限状態マシンの設計や機能検証記述の作成に使用する言語に係わらず、機能検証記述の作成方法に関する知識が無い者であっても、機能検証記述を作成できるようにする。例文帳に追加
To allow even a person not having knowledge related to a preparation method for function verification description to prepare the function verification description regardless of a language used for the preparation of the function verification description or a design of a finite state machine when preparing the function verification description for verifying a simulation result of the finite state machine. - 特許庁
ハードウェア記述言語により設計されたHDLモデル50の機能検証時に、当該HDLモデル50のフラグ設定部51に設定されているフラグを確認し、フラグ設定部51に処理省略用のフラグが設定されている場合には、所定の機能検証には関係がない処理を省略する。例文帳に追加
When verifying a function of the HDL model 50 designed by a hardware description language, a flag set in a flag setting part 51 of the HDL model 50 is confirmed, and a process having no relationship to prescribed function verification is omitted when a process-omitting flag is set in the flag setting part 51. - 特許庁
例文 (6件) |
Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved. |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |