「Integrated Test」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND TEST METHOD例文帳に追加

半導体集積回路装置及びテスト方法 - 特許庁

METHOD FOR SIMULATION TEST OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のシミュレーションテスト方法 - 特許庁

PROBING TEST METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のプロービング試験方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS TEST TECHNIQUE例文帳に追加

半導体集積回路およびそのテスト手法 - 特許庁

COMPARATOR TEST CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

コンパレータテスト回路及び半導体集積回路 - 特許庁

TEST MODE CIRCUIT DEVICE FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のテストモード回路装置 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS TEST METHOD例文帳に追加

半導体集積回路、およびその試験方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS TEST METHOD例文帳に追加

半導体集積回路およびその試験方法 - 特許庁

TEST CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

試験回路および半導体集積回路装置 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS TEST METHOD例文帳に追加

半導体集積回路およびその検査方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS TEST METHOD例文帳に追加

半導体集積回路およびそのテスト方法 - 特許庁

VIRTUAL TESTER, TEST DEVICE, TEST SYSTEM FOR SEMICONDUCTOR INTEGRATED CIRCUIT, AND VERIFICATION METHOD OF TEST PROGRAM FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

仮想テスタ、テスト装置、半導体集積回路用テストシステム、及び半導体集積回路用テストプログラムの検証方法 - 特許庁

INTEGRATED CIRCUIT, OPERATION TEST METHOD THEREFOR AND OPERATION TEST PROGRAM例文帳に追加

集積回路、集積回路の動作試験方法および動作試験プログラム - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT, AND MEMORY TEST METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路および半導体集積回路のメモリテスト方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT, TEST PATTERN GENERATOR OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路、半導体集積回路のテストパターン生成装置 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT TEST METHOD例文帳に追加

半導体集積回路およびその半導体集積回路のテスト方法 - 特許庁

INTEGRATED CIRCUIT AND TEST METHOD OF SAME例文帳に追加

集積回路および該集積回路のテスト方法 - 特許庁

INTEGRATED CIRCUIT, ELECTRONIC CIRCUIT BOARD AND TEST METHOD例文帳に追加

集積回路、電子回路基板及び検査方法 - 特許庁

SEMICONDUCTOR INTEGRATED-CIRCUIT DEVICE WITH TEST FUNCTION例文帳に追加

テスト機能を有する半導体集積回路装置 - 特許庁

Test structures are fabricated within an integrated circuit.例文帳に追加

テストストラクチャは、集積回路内に組み立てられる。 - 特許庁

DEVICE FOR SUPPORTING DESIGN OF SEMICONDUCTOR INTEGRATED CIRCUIT TEST例文帳に追加

半導体集積回路テスト設計支援装置 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND ITS TEST METHOD例文帳に追加

半導体集積回路装置とその試験方法 - 特許庁

INTEGRATED CIRCUIT CORRESPONDING TO TEST OF A/D CONVERTER例文帳に追加

Ａ／Ｄ変換器のテスト対応型集積回路 - 特許庁

TEST CIRCUIT AND METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のテスト回路及び方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND ITS TEST METHOD例文帳に追加

半導体集積回路装置とそのテスト方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT AND TEST GENERATION PROGRAM例文帳に追加

半導体集積回路およびテスト生成プログラム - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT WITH IP TEST CIRCUIT例文帳に追加

ＩＰテスト回路を備えた半導体集積回路 - 特許庁

IDDQ TEST CIRCUIT FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のＩＤＤＱテスト回路 - 特許庁

METHOD FOR DESIGNING SCAN TEST CIRCUIT FOR SEMICONDUCTOR INTEGRATED CIRCUIT, SCAN TEST CIRCUIT AND SCAN TEST METHOD例文帳に追加

半導体集積回路のスキャンテスト回路の設計方法、スキャンテスト回路、およびスキャンテスト方法 - 特許庁

To provide an integrated circuit device test system and an integrated circuit device test method for efficiently performing a burn-in test.例文帳に追加

効率よくバーンインテストを行うことができる、集積回路装置のテストシステム、及び集積回路装置のテスト方法を提供する。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT, TEST CIRCUIT DISPOSED IN SEMICONDUCTOR INTEGRATED CIRCUIT, AND TEST METHOD USED FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路、該半導体集積回路に設けられるテスト回路及び該半導体集積回路に用いられるテスト方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT ENABLING PACKAGE BURN-IN TEST, AND BURN-IN TEST METHOD例文帳に追加

パッケージバーンインテストの可能な半導体集積回路及びバーンインテスト方法 - 特許庁

CELL WITH SCAN FUNCTION, TEST CIRCUIT FOR SEMICONDUCTOR INTEGRATED CIRCUIT, AND TEST METHOD例文帳に追加

スキャン機能付きセル、半導体集積回路のテスト回路及びテスト方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT INCLUDING OPERATION TEST CIRCUIT, AND ITS OPERATION TEST METHOD例文帳に追加

動作テスト回路を含む半導体集積回路、および、その動作テスト方法 - 特許庁

INTEGRATED CIRCUIT INCORPORATING MEMORY AND TEST METHOD FOR THE SAME例文帳に追加

メモリ搭載集積回路およびそのテスト方法 - 特許庁

TEST CIRCUIT OF FUNCTIONAL BLOCK, AND INTEGRATED CIRCUIT DEVICE例文帳に追加

機能ブロックのテスト回路及び集積回路装置 - 特許庁

CRITICAL PATH TEST METHOD, INTEGRATED CIRCUIT DEVICE, CRITICAL PATH TEST SYSTEM, AND METHOD FOR MANUFACTURING INTEGRATED CIRCUIT DEVICE例文帳に追加

クリティカルパステスト方法、集積回路装置、クリティカルパステスト方式及び集積回路装置の製造方法 - 特許庁

METHOD FOR TESTING INTEGRATED CIRCUIT BY AUTOMATIC TEST DEVICE例文帳に追加

自動テスト装置で、集積回路をテストする方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS BURN-IN TEST METHOD例文帳に追加

半導体集積回路及びそのバーインテスト方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT, AND BURN-IN TEST METHOD例文帳に追加

半導体集積回路、およびバーンイン試験方法 - 特許庁

To facilitate the test of a semiconductor integrated circuit.例文帳に追加

半導体集積回路の試験の容易化を図る。 - 特許庁

TEST METHOD AND DEVICE FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路の試験方法及び装置 - 特許庁

TEST DEVICE AND METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路の試験装置および方法 - 特許庁

DESIGN METHOD OF TEST CIRCUIT FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のテスト回路設計方法 - 特許庁

SCANNING TEST CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

スキャンテスト回路および半導体集積回路装置 - 特許庁