「Integrated Test」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

FLIP-FLOP CIRCUIT WITH SCANNING FUNCTION, SCANNING TEST CIRCUIT, AND SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

スキャン機能付きフリップフロップ回路、スキャンテスト回路および半導体集積回路 - 特許庁

The integrated circuit includes a test access port(TAP) and a DFT scan circuit.例文帳に追加

集積回路は試験アクセスポート（ＴＡＰ）及びＤＦＴスキャン回路を含む。 - 特許庁

ANALYTICAL METHOD FOR SCAN TEST CIRCUIT, TESTING APPARATUS AND SEMICONDUCTOR INTEGRATED-CIRCUIT DEVICE例文帳に追加

スキャンテスト回路の解析方法、テスト装置、および半導体集積回路装置 - 特許庁

SCAN TEST CIRCUIT DEVICE AND FLIP-FLOP GROUP INITIALIZATION METHOD INSIDE INTEGRATED CIRCUIT例文帳に追加

スキャンテスト回路装置および集積回路内部のフリップフロップ群初期化方法 - 特許庁

To test jitter resistance of a data extraction circuit inside a semiconductor integrated circuit.例文帳に追加

半導体集積回路の内部でデータ抽出回路のジッタ耐性をテストする。 - 特許庁

METHOD AND DEVICE FOR DESIGNING LAYOUT OF TEST- FACILITATED SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

テスト容易化半導体集積回路のレイアウト設計方法および設計装置 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT HAVING ANALOG CIRCUIT, DIGITAL CIRCUIT AND TEST METHOD THEREFOR例文帳に追加

アナログ回路とディジタル回路を持つ半導体集積回路およびそのテスト方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND TEST DEVICE OF THE SAME例文帳に追加

半導体集積回路装置及び半導体集積回路装置の試験方法 - 特許庁

To provide an integrated semiconductor circuit device which can simplify test methods.例文帳に追加

テスト方法を簡略化出来る半導体集積回路装置を提供すること。 - 特許庁

A test pattern TPa and a comparing pattern CPa are outputted from a test circuit 50 to the integrated circuit 63, and CPU 67 or the like of the integrated circuit 63 operates based upon the test pattern TPa.例文帳に追加

テストパターンＴＰａと比較用パターンＣＰａとがテスト回路５０から集積回路６３に出力され、集積回路６３のＣＰＵ６７等でテストパターンＴＰａに基づいて動作が行われる。 - 特許庁

To provide an integrated circuit which can supply another fed voltage in test mode at low cost and a test device provided with an automatic test device which tests an integrated circuit like this.例文帳に追加

テストモードにおける別の給電電圧を低いコストで供給することのできる集積回路、およびこのような集積回路をテストするための自動テスト装置を備えたテスト装置を提供すること。 - 特許庁

To provide a memory test method for a semiconductor integrated circuit in which a testing cost is reduced without providing an exclusive circuit for a memory test to perform a self-test of a memory incorporated in a semiconductor integrated circuit.例文帳に追加

半導体集積回路に内蔵されたメモリの自己テストのためにメモリテスト専用回路を設けることなく、低コスト化を図った半導体集積回路のメモリテスト方法を提供する。 - 特許庁

To provide a boundary test architecture usable for executing a boundary test in an integrated circuit when the integrated circuit is in an operation mode, and especially its integrated circuit.例文帳に追加

集積回路において、該集積回路が動作モードである時に境界試験を行うために使用することができる境界試験アーキテクチャ、特にその集積回路を提供することをその課題とする。 - 特許庁

An execution means 12 reads a test scenario stored in a scenario DB 11, and makes test object integrated equipment 20 execute an operation based on the test scenario.例文帳に追加

実行手段１２は、シナリオＤＢ１１に記憶されるテストシナリオを読み出し、テストシナリオに基づく動作を試験対象の組み込み機器２０に実行させる。 - 特許庁

The semiconductor integrated circuit includes a test control circuit 101 for outputting a TEST signal, a test-mode-ready buffer circuit 111, and a normal output buffer circuit 113.例文帳に追加

ＴＥＳＴ信号を出力するテスト制御回路１０１と、テストモード対応バッファ回路１１１と、通常出力バッファ回路１１３とを具備する。 - 特許庁

SCAN TEST DESIGN METHOD, SCAN TEST CIRCUIT, SCAN FLIP-FLOP CIRCUIT, CAD PROGRAM FOR SCAN TEST CIRCUIT INSERTION, LARGE-SCALE INTEGRATED CIRCUIT, AND MOBILE DIGITAL DEVICE例文帳に追加

スキャンテスト設計方法、スキャンテスト回路、スキャンフリップフロップ回路、スキャンテスト回路挿入用ＣＡＤプログラム、大規模集積回路及び携帯デジタル機器 - 特許庁

To provide a technique capable of shortening test time by shortening frequency switching duration of test signal in a test system for semiconductor integrated circuit.例文帳に追加

半導体集積回路のテストシステムにおいて、テスト信号の周波数切り替え時間を短縮してテスト時間を短縮することができる技術を提供する。 - 特許庁

To provide a test pattern generation method, a test pattern generation system, and a test pattern generation device capable of efficiently generating a test pattern which is used for testing a semiconductor integrated circuit.例文帳に追加

半導体集積回路のテストに用いるテストパターンを効率よく生成可能としたテストパターンの生成方法及びテストパターンの生成システム並びにテストパターン生成装置を提供する。 - 特許庁

A semiconductor integrated circuit device 80 includes: a synchronous circuitry 1; a signal processing unit 2; a test circuitry 3; a test terminal Padt1; a test terminal Padt2; and a test terminal Padt3.例文帳に追加

半導体集積回路装置８０には、同期回路部１、信号処理部２、テスト回路部３、テスト端子Ｐａｄｔ１、テスト端子Ｐａｄｔ２、及びテスト端子Ｐａｄｔ３が設けられる。 - 特許庁

To structure a piled raft test object, a spread foundation test board having a predetermined size and being in contact with the peripheral ground is formed on a pile head part of the test pile protruding from the ground, in a manner that the test board is structurally integrated with the test pile.例文帳に追加

地盤から突き出した試験杭の杭頭部に、周辺地盤と接する一定大きさの直接基礎試験盤を前記試験杭と構造的に一体化して形成し、パイルド・ラフト試験体を構成する。 - 特許庁

To provide a semiconductor integrated circuit test device and method, capable of improving the efficiency of a test.例文帳に追加

試験の効率を極力向上させることができる半導体集積回路試験装置及び方法を提供する。 - 特許庁

To provide a test board for an integrated circuit capable of reducing the labor for development, characteristic test or the like, and reducing the cost.例文帳に追加

開発や特性試験等の手間が低減し、低コスト化することができる集積回路用テストボードを提供する。 - 特許庁

To provide an integrated circuit having a configuration in which a test mode is set without providing a terminal exclusive for the test mode.例文帳に追加

テストモード専用の端子を備えることなく、テストモードに設定できる構成を有する集積回路を提供する。 - 特許庁

To provide a semiconductor integrated circuit capable of implementing a test between a memory and memory peripheral logic in a scan test.例文帳に追加

メモリ及びメモリ周辺ロジック間のテストを、スキャンテストにて実現することができる半導体周期回路を提供する。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT, ITS DESIGNING DEVICE, DESIGNING METHOD, DESIGNING PROGRAM, TEST VECTOR VERIFICATION DEVICE, AND TEST VECTOR GENERATION DEVICE例文帳に追加

半導体集積回路、その設計装置、設計方法、設計プログラム、テストベクタ検証装置、およびテストベクタ作成装置 - 特許庁

A test pattern storage part 32 stores the test pattern to be supplied to a semiconductor integrated circuit as an object to be tested.例文帳に追加

試験パターン記憶部３２は、被試験対象としての半導体集積回路に供給する試験パターンを記憶する。 - 特許庁

To provide a semiconductor integrated circuit which can easily carry out a production test and can reduce a production test man-labor.例文帳に追加

量産テストの容易化を図るとともに量産テスト工数を削減できる半導体集積回路を提供する。 - 特許庁

The integrated circuit test system comprises a control computer 10, an integrated circuit tester 20 and an external memory 30.例文帳に追加

集積回路試験システムは、制御コンピュータ10，集積回路試験装置20及び外部記憶装置30を有して構成されている。 - 特許庁

To provide an integrated circuit having an on-chip resource for supporting the test of data stored in an integrated circuit.例文帳に追加

集積回路上に格納されたデータのテストをサポートするためのオンチップ・リソースを有する集積回路を提供する。 - 特許庁

ELECTRONIC CIRCUIT PROVIDED WITH CIRCUIT FOR SCANNING TEST, INTEGRATED CIRCUIT, AND METHOD OF REDUCING ELECTRIC POWER CONSUMPTION USED FOR INTEGRATED CIRCUIT例文帳に追加

スキャンテスト用回路を備える電子回路、集積回路及び該集積回路に用いられる消費電力低減方法 - 特許庁

MANUFACTURING PROCESS MANAGING TEST CIRCUIT FOR SEMICONDUCTOR INTEGRATED CIRCUIT AND METHOD FOR MANAGING MANUFACTURING PROCESS OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路の製造工程管理用テスト回路および半導体集積回路の製造工程の管理方法 - 特許庁

To provide a semiconductor integrated circuit, a semiconductor integrated circuit design method, a scanning test pattern generation method, and a program capable of reducing cost in a scanning test.例文帳に追加

スキャンテストにおけるコストを低減することができる半導体集積回路、半導体集積回路設計方法、スキャンテストパタン生成方法及びそのプログラムを提供すること - 特許庁

To provide a boundary test architecture usable for executing a boundary test in an integrated circuit when the integrated circuit is in an operation mode.例文帳に追加

集積回路において、該集積回路が動作モードである時に境界試験を行うために使用することができる境界試験アーキテクチャを提供することをその課題とする。 - 特許庁

To provide a boundary test architecture for use in an integrated circuit to perform a boundary test when the integrated circuit is in operation mode.例文帳に追加

本発明は、集積回路において、該集積回路が動作モードである時に境界試験を行うために使用することができる境界試験アーキテクチャを提供する。 - 特許庁

To provide a boundary test architecture usable for carrying out a boundary test when an integrated circuit is under an operation mode, in the integrated circuit.例文帳に追加

本発明は、集積回路において、該集積回路が動作モードである時に境界試験を行うために使用することができる境界試験アーキテクチャを提供する。 - 特許庁

To provide a test system, a semiconductor integrated circuit, and a test method, capable of easily performing failure analysis of a semiconductor integrated circuit based on a signature.例文帳に追加

シグネチャに基づいて、半導体集積回路の故障解析を容易に行うことができるテストシステム、半導体集積回路及びテスト方法を提供すること - 特許庁

To provide a semiconductor integrated circuit in which power consumption is low and a sure operation margin test can be performed and a test method for semiconductor integrated circuit.例文帳に追加

低消費電力で、かつ確実な動作マージン試験が可能な半導体集積回路及び半導体集積回路のテスト方法を提供することを目的とする。 - 特許庁

To obtain a test device for integrated circuit devices capable of testing a plurality of integrated circuit devices with a small number of voltage sources and ammeters and reducing the test prices.例文帳に追加

少数の電圧源及び電流計で複数の集積回路装置をテストでき、テスト価格をダウンさせうる集積回路装置用のテスト装置を提供する。 - 特許庁

This failure inspection apparatus performs the failure inspection of an integrated circuit by using test patterns.例文帳に追加

故障検査装置は、テストパターンを用いて集積回路の故障検査を行う。 - 特許庁

To shorten test time of semiconductor integrated circuits in which voltage regulator are built.例文帳に追加

電圧レギュレータを内蔵した半導体集積回路のテスト時間を短縮する。 - 特許庁

INTEGRATED CIRCUIT FOR PERFORMING BURN-IN TEST OF AC STRESS AND TESTING METHOD USING THE SAME例文帳に追加

交流ストレスのバーンインテスト可能な集積回路及びこれを用いたテスト方法 - 特許庁

METHOD AND STRUCTURE FOR DEVELOPING TEST PROGRAM FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のための試験プログラムを開発するための方法および構造 - 特許庁

To prevent a malfunction due to an IR drop in a scanning test of a semiconductor integrated circuit.例文帳に追加

半導体集積回路スキャンテスト時のＩＲドロップによる誤動作を防止する。 - 特許庁

ELECTROCHEMICAL TEST STRIP WITH INTEGRATED MICRO-NEEDLE, AND METHOD RELATED THERETO例文帳に追加

微細針と一体化した電気化学的検査細片およびこれに関連した方法 - 特許庁

To provide an efficient method etc. for setting up a test instrument of an integrated circuit.例文帳に追加

集積回路の効率的な試験装置をセットアップする方法等を提供する。 - 特許庁