「Integrated Test」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The method and the system test an integrated circuit (IC) by optical coupling.例文帳に追加

光結合により集積回路（ＩＣ）を試験する方法およびシステム。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT, ITS STATIC ELECTRICITY BREAKDOWN VOLTAGE TEST METHOD, AND DEVICE例文帳に追加

半導体集積回路、その静電気耐圧試験方法及び装置 - 特許庁

SIGNAL GENERATION TIMING CONTROL PROGRAM AND INTEGRATED CIRCUIT PERFORMANCE TEST DEVICE例文帳に追加

信号発生タイミング制御プログラム及び集積回路動作試験装置 - 特許庁

TEST PATTERN PRODUCING METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS INSPECTING METHOD例文帳に追加

半導体集積回路のテストパターン生成方法及びその検査方法 - 特許庁

To facilitate a test of a receiver trip level in an integrated circuit.例文帳に追加

集積回路内において受信器トリップ・レベルのテストを容易にする。 - 特許庁

METHOD AND APPARATUS FOR WRITING DATA IN MEMORY OF INTEGRATED CIRCUIT TEST APPARATUS例文帳に追加

集積回路試験装置のメモリにおけるデータ書込方法及び装置 - 特許庁

TEST INTERFACE CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT USING THE SAME例文帳に追加

テストインターフェイス回路およびこれを用いた半導体集積回路装置 - 特許庁

METHOD OF VERIFYING SEMICONDUCTOR INTEGRATED CIRCUIT, AND METHOD OF CREATING TEST PATTERN例文帳に追加

半導体集積回路の検証方法及びテストパターンの作成方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT, TEST PATTERN GENERATING METHOD, AND CIRCUIT TESTING METHOD例文帳に追加

半導体集積回路、試験パターン生成方法、及び回路試験方法 - 特許庁

To reduce cost and period in a test device for testing an integrated circuit.例文帳に追加

集積回路をテストするテスト装置において、費用、期間を削減する。 - 特許庁

To provide a test circuit structure capable of executing the test of an I/O part and the test of an internal test in parallel in order to shorten the testing time in a semiconductor integrated circuit equipped with scan test function, and a test method therefor.例文帳に追加

スキャンテスト機能を備えた半導体集積回路において、テスト時間短縮のため、Ｉ/Ｏ部のテストと内部回路のテストの並列実行が可能なテスト回路構成やそのテスト方法を提供する。 - 特許庁

To provide an integrated circuit that reduces the test time and can be inspected with a low-speed test device, and its test method.例文帳に追加

試験時間を短縮し、低速な試験装置でも検査可能な集積回路とその試験方法を提供することを目的とする。 - 特許庁

To shorten a required time for formation of a test vector used in a test device for executing a test of a semiconductor integrated circuit.例文帳に追加

半導体集積回路のテストを行うためのテスト装置で用いられるテストベクタの生成に要する所要時間を短縮する。 - 特許庁

TEST VECTOR GENERATOR, TEST VECTOR GENERATING METHOD, FAILURE ANALYZER FOR SEMICONDUCTOR INTEGRATED CIRCUIT, AND PROGRAM FOR GENERATING TEST VECTOR例文帳に追加

テストベクタの生成装置、テストベクタの生成方法、半導体集積回路の故障解析装置、およびテストベクタを生成するためのプログラム - 特許庁

To provide a method for recovering from a grounding bounce during a boundary scan test, including an integrated circuit test, a board test and/or a system level test and to provide an apparatus for recovering.例文帳に追加

集積回路テスト，基板テスト，及び／又はシステム・レベル・テスト中を含む、バウンダリ・スキャン・テスト中に接地バウンスから回復するための方法及び装置を提供する。 - 特許庁

To provide a test circuit and a test method of a semiconductor integrated circuit, by which macro and the like of a test object can be tested without adding an external connection pin for a test which is necessary for a test.例文帳に追加

テスト時に必要となるテスト用の外部接続ピンを追加することなく、テスト対象のマクロ等をテストすることができる半導体集積回路のテスト回路およびテスト方法を提供する。 - 特許庁

This class implements the portion of the TestCase interface which allows the test runner to drive the test, but does not provide the methods which test code can use to check and report errors. This is used to create test cases using legacy test code, allowing it to be integrated into a例文帳に追加

このクラスではTestCaseインターフェースの内、テストランナーがテストを実行するためのインターフェースだけを実装しており、テスト結果のチェックやレポートに関するメソッドは実装していません。 既存のテストコードを - Python

To inhibit an increase in the number of test terminals of a semiconductor integrated circuit device at testing time.例文帳に追加

半導体集積回路装置のテスト時のテスト端子を抑制する。 - 特許庁

To conduct a test by use of the internal clocks of a semiconductor integrated device (LSI).例文帳に追加

半導体集積装置（ＬＳＩ）の内部クロックを利用してテストを行う。 - 特許庁

MANUFACTURE AND TEST METHOD FOR INTEGRATED CIRCUIT USING HIGH DENSITY PROBE POINT例文帳に追加

高密度探触点を使用した集積回路の製作および試験方法 - 特許庁

PATTERN GENERATING DEVICE AND METHOD, AND SEMICONDUCTOR INTEGRATED CIRCUIT TEST DEVICE例文帳に追加

パターン発生装置及び方法並びに半導体集積回路試験装置 - 特許庁

TEST CIRCUIT, AS WELL AS SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND ITS INSPECTION METHOD例文帳に追加

検査回路、並びに半導体集積回路装置及びその検査方法 - 特許庁

To provide a device for testing a semiconductor integrated circuit which generates test pattern data and writes the test pattern data into the semiconductor integrated circuit.例文帳に追加

本発明の課題は、半導体集積回路の試験装置が試験パタンデータを生成して半導体集積回路へ書き込むことを目的とする。 - 特許庁

HIGH-SPEED SERIAL DATA RECEIVING DEVICE, TEST METHOD, AND SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

高速シリアルデータ受信装置とテスト方法並びに半導体集積回路 - 特許庁

SYSTEM AND METHOD FOR FACILITATING TEST FOR PAD-DRIVER OF INTEGRATED CIRCUIT EASY例文帳に追加

集積回路のパッド・ドライバのテストを容易にするためのシステムおよび方法 - 特許庁

PIN ELECTRONICS USED WITHIN AUTOMATIC TEST DEVICE FOR TESTING INTEGRATED CIRCUIT例文帳に追加

集積回路をテストするための自動テスト装置内で使用するピンエレクトロニクス - 特許庁

To provide a probe card capable of transmitting a signal between an integrated circuit and an external semiconductor test device in a test of the semiconductor integrated circuit.例文帳に追加

半導体集積回路の試験において、集積回路と外部半導体試験装置との間で信号の伝送を行わしめるプローブカードを提供する。 - 特許庁

SYSTEM AND METHOD FOR FACILITATING TEST OF PAD RECEIVER OF INTEGRATED CIRCUIT例文帳に追加

集積回路のパッド受信器のテストを容易にするためのシステム及び方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT TEST APPARATUS AND METHOD OF RESTORATION FROM ITS FAILURE例文帳に追加

半導体集積回路試験装置およびその故障時の復旧方法 - 特許庁

SCAN PATH CIRCUIT FOR LOGIC CIRCUIT TEST AND INTEGRATED CIRCUIT DEVICE PROVIDED WITH IT例文帳に追加

論理回路テスト用スキャンパス回路及びこれを備えた集積回路装置 - 特許庁

To reduce power consumption in a scan test of a semiconductor integrated circuit.例文帳に追加

半導体集積回路のスキャンテストにおける消費電力を削減する。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT INCORPORATED WITH SELF-TEST FUNCTION AND SYSTEM COMPRISING IT例文帳に追加

自己テスト機能内蔵半導体集積回路およびそれを備えたシステム - 特許庁

To test an integrated circuit without changing the constitution of the integrated circuit of a testing object and without providing a large capacity of test vector memory.例文帳に追加

テスト対象の集積回路の構成を変更する必要がなく、大容量のテストベクトルメモリも設けることなく、集積回路のテストを可能にする。 - 特許庁

To provide a test quality evaluation device of a semiconductor integrated circuit for achieving improvement of test quality.例文帳に追加

テスト品質の向上を図ることが可能な半導体集積回路のテスト品質評価装置を提供する。 - 特許庁

To reduce the number of external terminals of semiconductor integrated circuit required to implement self-test by a self-test circuit.例文帳に追加

自己テスト回路が自己テストを行う上で必要な半導体集積回路の外部端子の数を削減すること。 - 特許庁

To provide a test method and a test system of a semiconductor integrated circuit capable of easily testing contact between a test probe and a pad.例文帳に追加

テスト用のプローブとパッドとの接触を容易にテストすることが可能な半導体集積回路のテスト方法およびテストシステムを提供する。 - 特許庁

To provide a test circuit and a test method of a semiconductor integrated circuit in which the number of test terminals is decreased and the scale of the circuit is reduced.例文帳に追加

テスト端子数を少なくすると共に、回路規模を小さくした半導体集積回路のテスト回路及びそのテスト方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit device test unit which is suitable for testing a three-dimensional semiconductor integrated circuit device.例文帳に追加

３次元半導体集積回路装置に好適な半導体集積回路装置のテスト装置を提供する。 - 特許庁

SIGNAL TRANSMITTING METHOD ON INTEGRATED CIRCUIT MOUNTING BOARD, INTEGRATED CIRCUIT MOUNTING BOARD AND SEMICONDUCTOR TEST INSTRUMENT例文帳に追加

集積回路実装基板における信号伝送方法、集積回路実装基板及び半導体試験装置 - 特許庁

To provide a semiconductor integrated circuit for supporting co-debugging function and a semiconductor integrated circuit test system.例文帳に追加

コ−デバッギング機能を支援する半導体集積回路および半導体集積回路テストシステムを提供する。 - 特許庁

The mixed signal processing circuit is integrated with the test interface, especially the mixed signal processing circuit is integrated with the test interface of a probe card or a device under test, moreover the mixed signal processing circuit is integrated with the pin electric channel of the testing device, and the motion process of the mixed signal process circuit is integrated with the system software of the test device.例文帳に追加

混合信号処理回路をテストインターフェースに統合し、特に混合信号処理回路をプローブカードまたは被試験素子カードのテストインターフェースに統合し、かつ混合信号処理回路と試験機のピン電気チャンネルを統合し、混合信号処理回路の動作プロセスを試験機のシステムソフトウェアに統合する。 - 特許庁

Test circuits of semiconductor integrated circuits exchange test data via a path including the data bus 12, and the test circuit of the semiconductor integrated circuit that has received the test data determines a data transfer failure according to the comparison of the received test data with reference data.例文帳に追加

データバス１２を含む経路を介して半導体集積回路のテスト回路間でテストデータを送受信し、テストデータを受信した半導体集積回路のテスト回路が、受信したテストデータと参照データとの比較結果に基づいてデータ転送障害を判定する。 - 特許庁

To provide a semiconductor integrated circuit, a test device for a semiconductor integrated circuit and a test method of a semiconductor integrated circuit which can judge whether a semiconductor integrated circuit is defective or non-defective rapidly at a low cost by a simple constitution.例文帳に追加

簡易な構成で高速かつ低廉に半導体集積回路の良否を判定することが可能な半導体集積回路、半導体集積回路の試験装置、及び半導体集積回路の試験方法を提供する。 - 特許庁

TEST SYSTEM FOR SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS OPERATION CONFIRMING BOARD THEREFOR例文帳に追加

半導体集積回路試験装置及び当該装置の動作確認用基板 - 特許庁

FUNCTIONAL TEST FACILITATING CIRCUIT FOR RAM AND INTEGRATED CIRCUIT DEVICE PROVIDED WITH IT例文帳に追加

ＲＡＭ用機能試験容易化回路及びこれを備えた集積回路装置 - 特許庁