「Integrated Test」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

SIGNAL LINE DESIGNING METHOD FOR SCAN TEST OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のスキャンテスト用信号線設計方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT, TEST METHOD, DESIGN METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT, AND DESIGN SUPPORT PROGRAM OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路、テスト方法、半導体集積回路の設計方法、半導体集積回路の設計支援プログラム - 特許庁

To provide a semiconductor integrated circuit which decreases the number of test pins without increasing test times.例文帳に追加

テスト時間を増やすことなくテストピンの個数を低減できる半導体集積回路を提供する。 - 特許庁

To provide a semiconductor integrated circuit and its test method in which a test time can be shortened.例文帳に追加

テスト時間の短縮を可能とする半導体集積回路及びそのテスト方法を提供する。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT, TEST DEVICE THEREFOR AND TEST METHOD THEREFOR例文帳に追加

半導体集積回路、半導体集積回路の試験装置、及び半導体集積回路の試験方法 - 特許庁

TEST METHOD AND TEST DEVICE FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE INCLUDING HIGH-SPEED INPUT/OUTPUT DEVICE例文帳に追加

高速入出力装置を備えた半導体集積回路装置の試験方法及び試験装置 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT HAVING SCAN TEST FUNCTION, AND SCAN TEST METHOD THEREFOR例文帳に追加

スキャンテスト機能を有する半導体集積回路及び半導体集積回路のスキャンテスト方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT, SCANNING CIRCUIT DESIGNING METHOD,TEST PATTERN CREATION METHODS AND SCAN TEST METHOD例文帳に追加

半導体集積回路、スキャン回路設計方法、テストパターン生成方法、および、スキャンテスト方法 - 特許庁

The components of the self-test circuit 10 are integrated on a common integrated circuit chip 20.例文帳に追加

自己検査回路１０の構成部品は、共通の集積回路チップ２０上に集積されている。 - 特許庁

METHOD AND DEVICE FOR VERIFYING INTEGRATED CIRCUIT DEVICE TEST FOR TESTING INTEGRATED CIRCUIT DEVICE例文帳に追加

集積回路デバイスを試験するための集積回路デバイス試験を検証する方法及び装置 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT FOR SUPPORTING CO-DEBUGGING FUNCTION AND SEMICONDUCTOR INTEGRATED CIRCUIT TEST SYSTEM例文帳に追加

コ−デバッギング機能を支援する半導体集積回路および半導体集積回路テストシステム - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND TEST METHOD THEREFOR, AND MANUFACTURING METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

半導体集積回路装置とテスト方法及び半導体集積回路装置の製造方法 - 特許庁

ALWAYS ENABLED TEST METHOD FOR MONOLITHIC INTEGRATED CIRCUIT DEVICE, AND INTEGRATED CIRCUIT DEVICE例文帳に追加

モノリシックな集積回路装置の常に可能化されたテストのための方法および集積回路装置 - 特許庁

TESTING DEVICE OF SEMICONDUCTOR INTEGRATED CIRCUIT AND TEST METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT USING DEVICE例文帳に追加

半導体集積回路の試験装置およびそれを用いた半導体集積回路の試験方法 - 特許庁

The tester 20 has an integrated circuit test controller 21 and a memory 22 storing integrated circuit test programs for running the controller 21 to test integrated circuits.例文帳に追加

集積回路試験装置20は、集積回路試験制御部21と、集積回路試験制御部21に集積回路の試験を行わせる集積回路試験プログラムが記憶されている記憶部22を有している。 - 特許庁

To provide a semiconductor integrated circuit that has a built-in test controller for generating a test pattern only for a pin necessary in a test and a test pattern for all pins.例文帳に追加

テストに必要なピンのみのテストパターンから、すべてのピンに対するテストパターンを生成するテストコントローラを内蔵した半導体集積回路を得ること。 - 特許庁

To make it unnecessary to provide any test pad for inputting an electric signal or test mode control register, and to control plural test modes in an integrated circuit device having plural test modes.例文帳に追加

複数のテストモードを有する集積回路装置に於いて、電気的信号を入力するためのテストパッド、テストモード制御レジスタ等を不要にする。 - 特許庁

CONNECTOR FOR HIGH DENSITY TEST FOR MUTUAL CONNECTION FOR INTEGRATED CIRCUIT INSPECTION例文帳に追加

集積回路検査用の相互接続の高密度試験用コネクタ - 特許庁

TEST METHOD AND CIRCUIT FOR POWER SUPPLY CONTROL INTEGRATED CIRCUIT DEVICE例文帳に追加

電源制御集積回路装置の試験方法および試験回路 - 特許庁

To provide a large scale integrated circuit chip with test pins small in number.例文帳に追加

テストピンの数が少ない大規模集積回路チップを提供する。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT AND OPERATIONAL AMPLIFIER AND TEST METHOD OF THE SAME例文帳に追加

半導体集積回路およびオペアンプならびにそれらのテスト方法 - 特許庁

To further reduce test costs in a semiconductor integrated circuit.例文帳に追加

半導体集積回路において，テストコストの一層の低減を図る。 - 特許庁

METHOD OF TESTING SEMICONDUCTOR INTEGRATED CIRCUIT AND TEST PATTERN GENERATION CIRCUIT例文帳に追加

半導体集積回路のテスト方法及びテストパターン発生回路 - 特許庁

METHOD AND DEVICE FOR DESIGNING TEST FACILITATION FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のテスト容易化設計方法および装置 - 特許庁

TEST MODE SETTING CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT COMPRISING THE SAME例文帳に追加

テストモード設定回路およびそれを備えた半導体集積回路 - 特許庁

SEMICONDUCTOR TESTING DEVICE AND TEST METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体試験装置及び半導体集積回路の試験方法 - 特許庁

SEMICONDUCTOR TESTING DEVICE AND TEST METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体試験装置および半導体集積回路の試験方法 - 特許庁

EXTERNAL TEST CIRCUIT FOR SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS TESTING METHOD例文帳に追加

半導体集積回路の外付けテスト回路及びそのテスト方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT, TEST METHOD, INFORMATION PROCESSOR, AND PROGRAM例文帳に追加

半導体集積回路、試験方法、情報処理装置、及びプログラム - 特許庁

TEST PATTERN GENERATION METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT, TEST PATTERN GENERATOR OF SEMICONDUCTOR INTEGRATED CIRCUIT, CONTROL PROGRAM, READABLE RECORDING MEDIUM例文帳に追加

半導体集積回路のテストパターン生成方法および半導体集積回路のテストパターン生成装置、制御プログラム、可読記録媒体 - 特許庁

BUILT-IN TEST CIRCUIT, INTEGRATED CIRCUIT DEVICE, METHOD OF INITIALIZATION TEST OF SYNCHRONOUS CIRCUIT HAVING SCAN FUNCTION, AND METHOD OF GENERATING TEST PATTERN DATA例文帳に追加

ビルトインテスト回路、集積回路装置、スキャン機能付き同期回路の初期化テスト方法、およびテストパターンデータの生成方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT WITH BUILT-IN TEST FUNCTION, STORAGE MEDIUM FOR STORING ELECTRONIC DESIGN DATA COMPRISING TEST CODE GENERATION PROGRAM, TEST METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT, TEST CODE GENERATION AUTOMATIZING METHOD AND ITS PROGRAM例文帳に追加

組込みテスト機能付き半導体集積回路、テストコード生成プログラムから成る電子設計データを保存する記憶媒体、該半導体集積回路のテスト方法、テストコード生成自動化方法及びそのプログラム - 特許庁

TEST METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT, PROBE CARD, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

半導体集積回路のテスト方法、プローブカード、半導体集積回路装置と半導体集積回路装置の製造方法 - 特許庁

To provide a method for obtaining a test order of test items easily in a short time, by which the total test time becomes shortest, in an integrated circuit test constituted by plural test items.例文帳に追加

複数のテスト項目で構成される集積回路のテストに於いて、総テスト時間が最短となるテスト項目の試験順序を短時間で容易に求める手法を提供する。 - 特許庁

To provide a semiconductor integrated circuit capable of a multi test in which a test time can be shortened.例文帳に追加

本発明は、テスト時間を短縮できるマルチテストが可能な半導体集積回路を提供する。 - 特許庁

An integrated circuit comprises scan test circuitry and additional circuitry subject to testing utilizing the scan test circuitry.例文帳に追加

集積回路は、スキャンテスト回路と、スキャンテスト回路を使用してテストを受ける追加回路とを備える。 - 特許庁

To provide a test circuit, an integrated circuit and a testing method capable of easily preparing a test pattern.例文帳に追加

テストパターン作成の容易化等を実現できるテスト回路、集積回路、テスト方法を提供すること。 - 特許庁

To control the temperature adjustment mechanism of integrated circuit probe device test environment, and thereby enhance the reliability of test results.例文帳に追加

集積回路プローブ装置試験環境の温度を制御し、よって試験結果の角度を高める。 - 特許庁

This image processing device is provided with a JTAG test means executing a JTAG test on an integrated circuit.例文帳に追加

画像処理装置は、ＪＴＡＧテストを集積回路に実行するＪＴＡＧテスト手段を備えている。 - 特許庁

A method for designing a semiconductor integrated circuit is based on a TPI (Test Point Insertion) method.例文帳に追加

本発明によれば、ＴＰＩ（Test Point Insertion）手法に基づく半導体集積回路の設計方法が提供される。 - 特許庁

TEST CIRCUIT, TEST METHOD, PROGRAMMABLE INTEGRATED CIRCUIT WITH INSPECTION CIRCUIT, AND INSPECTION METHOD THEREFOR例文帳に追加

試験回路と試験方法および検査回路付きのプログラム可能な集積回路およびそれを検査する方法 - 特許庁

METHOD FOR EVALUATING SIMULATION CIRCUIT PATTERN, METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT, TEST SUBSTRATE, AND GROUP OF TEST SUBSTRATES例文帳に追加

模擬回路パターン評価方法、半導体集積回路の製造方法、テスト基板、及びテスト基板群 - 特許庁

To provide a semiconductor integrated circuit capable of shortening testing time of scan test without increasing circuit scale of the semiconductor integrated circuit.例文帳に追加

半導体集積回路の回路規模を増大させずにスキャン試験の試験時間を短縮する。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT WITH CIRCUIT FUNCTION OF SELF-DIAGONOSTIC TEST AND TESTING METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

自己診断テスト回路機能を備えた半導体集積回路および半導体集積回路のテスト方法 - 特許庁

PROGRAM FOR SUPPORTING TEST-FACILITATING DESIGN OF SEMICONDUCTOR INTEGRATED CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路のテスト容易化設計を支援するためのプログラムおよび半導体集積回路 - 特許庁