例文 (7件) |
Multi hazardの部分一致の例文一覧と使い方
該当件数 : 7件
MULTI-VALUE HAZARD ELIMINATION CIRCUIT例文帳に追加
多値ハザード除去回路 - 特許庁
To eliminate a multi-value hazard from a digital signal.例文帳に追加
ディジタル信号から多値ハザードを除去する。 - 特許庁
To provide a static hazard detection device, static hazard detection method and program capable of automatically checking whether a static hazard can occur even in a logic circuit whereinto a control signal for controlling propagation of a timing exception signal such as a multi-cycle signal is introduced.例文帳に追加
マルチサイクル信号などのタイミング例外信号の伝搬を制御する制御信号が導入されている論理回路においても、スタティックハザードが発生する可能性があるか否かを自動的にチェックできるようにする。 - 特許庁
A combination of the multi-value logic circuit, a pull-down resistor 26, and binary determination means existing in an input section of a D-type flip-flop 27 changes a multi-value signal to a binary signal concurrently with changing a multi-value hazard to a binary hazard.例文帳に追加
この多値論理回路、プル・ダウン用抵抗26及びD型フリップ・フロップ27の入力部に有る2値判別手段の組合せが、多値信号を2値信号に変えると同時に多値ハザードを2値ハザードに変える。 - 特許庁
To check a hazard of a logical circuit having a multi-cycle path and a synchronous path.例文帳に追加
マルチサイクルパスや非同期パスを有する論理回路のハザードをチェックする。 - 特許庁
To provide a digital phase locked loop(PLL) circuit that causes no hazard to an output clock of the PLL when a delay output lead-out position of unit delay elements in multi-stage connection is changed.例文帳に追加
デジタルPLL回路において、多段接続された単位遅延素子の遅延出力引き出し位置を変更する時にPLL出力クロックにハザードが発生しないようにする。 - 特許庁
To avoid unnecessary power consumption by actively removing hazard occurrence even when an input signal to a combinational logic circuit composed of a multi-stage logic gate such a Galois field inverse element calculating circuit has an excessive transition.例文帳に追加
ガロア体逆元計算回路などの多段論理ゲートで構成される組合せ論理回路への入力信号に過渡的な遷移が発生する場合でも、ハザードの発生を能動的に除去し、無駄な電力消費を回避する。 - 特許庁
例文 (7件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |