| 例文 |
RST1を含む例文一覧と使い方
該当件数 : 10件
The wiring line layer 52 has parasitic capacity generated at a part of intersection with a control line RST1.例文帳に追加
配線層52は、制御ラインRST1と交差部分には寄生容量が発生する。 - 特許庁
A counter CTR counts a local clock SLCK, and this counter CTR is reset by the RST1.例文帳に追加
カウンタCTRは、ローカルクロックSLCKをカウントし、RST1によりリセットされる。 - 特許庁
A control circuit CTL successively outputs an SET1, RST1 and SET2 according to a cycle start signal.例文帳に追加
制御回路CTLは、サイクルスタート信号に応動して、SET1、RST1、SET2を順次出力する。 - 特許庁
Then, a NOR circuit 23 outputs either the RST1 or the RST2 as a reset signal P-RST.例文帳に追加
そして、NOR回路23によって、RST1およびRST2のいずれか一方が、リセット信号P−RSTとして出力される。 - 特許庁
While a reset signal RST1 is asserted, tristate buffer circuits TB1 to TB3 of respective bus drivers D1 to D3 are set in a high impedance state, and a bus B1 is driven to an electric potential of an L level by a switch element SW1 controlled by the reset signal RST1.例文帳に追加
リセット信号RST1のアサート中、各バスドライバD1、D2、D3のトライステートバッファ回路TB1、TB2、TB3を高インピーダンス状態とし、バスB1はリセット信号RST1によって制御されるスイッチ素子SW1より電位はLレベルにドライブされる。 - 特許庁
Further, the organic EL display panel has a short-circuit TFT 28, a driving TFT 24, a driving control TFT30, and the light emission area arranged between the control lines RST1 and RST2.例文帳に追加
制御ラインRST1,RST2の間に、短絡TFT28、駆動TFT24、駆動制御TFT30および発光エリアを配置する。 - 特許庁
When the potential of the node B exceeds a threshold level of an inverter circuit 106, the reset signal RST1 is brought back to a high level, the reset is canceled, the switch element MN50 is turned off, and the switch element MN51 is truned on again.例文帳に追加
ノードBの電位がインバータ回路106のスレッシュホールドレベルを超えるとリセット信号RST1はハイレベルに戻りリセットが解除され、スイッチ素子MN50はオフ、スイッチ素子MN51はオン状態に戻る。 - 特許庁
When a power supply (Vcc) fluctuates during the operation and a node C is put at a high level even for a moment, a switch element MN50 is turned on, the node B is decreased to a low level to output a stable low-level reset signal RST1.例文帳に追加
動作時に電源(Vcc)が変動してノードCが一瞬でもハイレベルになるとスイッチ素子MN50がオンし、ノードBをローレベルに引き下げ、安定したローレベルのリセット信号RST1を出力する。 - 特許庁
A first reset signal RST1 is generated by such a manner that a first reset circuit 21 detects a VCC2V voltage to be supplied to a logic part, and a second reset signal RST2 is also generated by such a manner that a second reset circuit 22 detects a REGIN voltage being an output voltage of a rectifier circuit for rectifying a power supply voltage acquired from the external power supply source.例文帳に追加
第1リセット回路21によって、ロジック部に供給されるVCC2Vを検出することによって第1リセット信号RST1が生成されるとともに、第2リセット回路22によって、外部の電力供給源から取得した電源電圧を整流する整流回路の出力電圧であるREGIN電圧を検出することによって第2リセット信号RST2が生成される。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|