「Schmidt Trigger」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The RC oscillator utilizing the controllable Schmidt trigger and regardless of the power supply voltage and the temperature is provided with a transition voltage generating circuit, a Schmidt trigger circuit, an RC delay circuit and a quantizer.例文帳に追加

制御可能なシュミットトリガを利用した電源電圧及び温度に無関係なＲＣオシレータはトランジション電圧発生回路、シュミットトリガ回路、ＲＣ遅延回路及び量子化器を備える。 - 特許庁

To provide an RC oscillator utilizing a controllable Schmidt trigger and regardless of a power supply voltage and a temperature.例文帳に追加

制御可能なシュミットトリガを利用した電源電圧及び温度に無関係なＲＣオシレータを提供する。 - 特許庁

An amplifier receives the first and the second output signals of the Schmidt trigger to generate an output signal of the reception terminal.例文帳に追加

増幅部は、シュミットトリガーの第１及び第２出力信号を入力して受信端の出力信号を発生させる。 - 特許庁

A control unit generates the first and the second control signals to shift a first and a second voltage level of the Schmidt trigger.例文帳に追加

制御部は、シュミットトリガーの第１及び第２トリガー電圧のレベルをシフトさせるために、第１及び第２制御信号を発生させる。 - 特許庁

In a main control board 20, a delay signal transmission pattern 304 to transmit the delay signal b1 to the Schmidt trigger IC 302 is arranged in the proximity of a clock signal transmission pattern 305, and the delay signal b1 affected by a clock signal CK3 is supplied to the Schmidt trigger IC 302.例文帳に追加

主制御基板２０では、前記遅延信号ｂ１をシュミットトリガＩＣ３０２へ伝送する遅延信号伝送パターン３０４を前記クロック信号伝送パターン３０５に近接して配置し、前記クロック信号ＣＫ３の影響を受けた前記遅延信号ｂ１をシュミットトリガＩＣ３０２へ供給する。 - 特許庁

To provide a Schmidt trigger circuit capable of reducing a useless current and widening a range for adjusting the hysteresis width of I/O characteristics simultaneously.例文帳に追加

無駄な電流を減少させると共に入出力特性のヒステリシス幅の調整範囲を広くすることが可能なシュミットトリガ回路を提供する。 - 特許庁

To provide a Schmidt trigger circuit with a hysteresis characteristic in which the release point and the operation point are determined based on the width of an input pulse.例文帳に追加

入力されるパルスの幅を基準としてリリースポイント及びオペレーティングポイントが決定されるヒステリシス特性を有するシュミットトリガー回路を提供する。 - 特許庁

A Schmidt trigger IC 302 generates a latch signal c1 to acquire a random number value of a random number generator 202 when the level of the delay signal b1 exceeds a prescribed threshold value.例文帳に追加

シュミットトリガＩＣ３０２は、遅延信号ｂ１のレベルが所定の閾値を超えたとき乱数発生装置２０２の乱数値を取得するラッチ信号ｃ１を生成する。 - 特許庁

To provide a semiconductor integrated circuit for which it is not necessary to try to manufacture a prototype once again, when adding a Schmidt trigger circuit for counter-noise function improvement.例文帳に追加

対ノイズ性能向上用のシュミットトリガー回路機能を付加する場合に、改めて製品の試作をすることを不要にした半導体集積回路を提供する。 - 特許庁

To provide a Schmidt trigger circuit capable of reducing a useless current, widening a range for adjusting the hysteresis width of I/O characteristics, and changing the I/O characteristics.例文帳に追加

無駄な電流を減少させ、入出力特性のヒステリシス幅の調整範囲を広くすることができ、入出力特性を変更することが可能なシュミットトリガ回路を提供する。 - 特許庁

Consequently, the reception terminal compensates for the ISI of data communication channel and the signal gain loss with the high-pass filter and the Schmidt trigger controlled by the first and the second control signals.例文帳に追加

これにより、受信端は、ハイパスフィルタと第１及び第２制御信号によって制御されるシュミットトリガーとによって、データ伝送チャンネルのＩＳＩと信号利得損失とを補償する。 - 特許庁

The Schmidt trigger circuit generates an output voltage of a first level when an input voltage is increased equally with or higher than the high transition voltage, or generates an output voltage of a second level when the input voltage is decreased lower than or equally with the low transition voltage.例文帳に追加

シュミットトリガ回路は入力電圧がハイトランジション電圧以上に上昇すれば第１レベルの出力電圧を発生させ、入力電圧がロートランジション電圧以下に下降すれば第２レベルの出力電圧を発生させる。 - 特許庁

The receiver 730 connected with a channel of a single-ended signaling mode is provided with a high-pass filter 740 for inputting a signal passing through a channel 720; and a Schmidt trigger 760 for comparing an output of the high-pass filter and a first supply voltage in response to a first and a second control signals, and generating a first and a second output signals.例文帳に追加

チャンネルを通過した信号を入力するハイパスフィルタと、第１及び第２制御信号に応答してハイパスフィルタの出力と第１電源電圧とを比較して第１及び第２出力信号を発生させるシュミットトリガーとを備えるシングルエンディド信号方式のチャンネルに連結される受信端である。 - 特許庁

The Schmidt trigger circuit 2 is provided with an inverter INV2, a Pch MOS transistor PT2, a Pch MOS transistor PT3, an Nch MOS transistor NT2 and an Nch MOS transistor NT3, and inputs the clock signal CLK and two signals outputted from the signal processing section 1 and outputs the noise-eliminated clock signal CLK from as an output signal Sout.例文帳に追加

シュミットトリガ回路２には、インバータＩＮＶ２、Ｐｃｈ ＭＯＳトランジスタＰＴ２、Ｐｃｈ ＭＯＳトランジスタＰＴ３、Ｎｃｈ ＭＯＳトランジスタＮＴ２、及びＮｃｈ ＭＯＳトランジスタＮＴ３が設けられ、クロック信号ＣＬＫ及び信号処理部１から出力される２つの信号を入力し、ノイズが除去されたクロック信号ＣＬＫを出力信号Ｓｏｕｔとして出力する。 - 特許庁