| 例文 |
cache structureの部分一致の例文一覧と使い方
該当件数 : 56件
The system and a design structure using read/write bits are provided for deciding accessibility of cache in and for restricting update of the memory directory during block replacement to an area determined to be readable/writable by a multiprocessor.例文帳に追加
キャッシュ・ラインのアクセシビリティを決定するために、そして多重プロセッサにより読み出し可能かつ書き込み可能となるように決定された領域へのブロック置換中の、メモリ・ディレクトリの更新を制限するために、読み書き(R/W)ビットを使用するシステムおよび設計構造が実現される。 - 特許庁
A reference picture controller FMCtr uses an analysis result of the picture reference structure to write a reference picture, having a high possibility of referring to a picture to be written the multi-frame memory FrmMem, as well as, to store the reference picture in the cache memory CacheMem.例文帳に追加
参照ピクチャ管理器FMCtrは、前記ピクチャの参照構造の解析結果を用いて、復号化対象ピクチャの参照可能性の高い参照ピクチャを前記マルチフレームメモリFrmMemに書き出すと共に、前記キャッシュメモリCacheMemにも格納する。 - 特許庁
To provide a method and a structure for allocating/deallocating a resource to/from a request side process or "an agent" on the basis of a reference history and a demand for balancing allocation of a shared resource (a cache line or a buffer, for example) with respect to addition.例文帳に追加
付加に関して共用リソース(たとえば、キャッシュ・ラインまたはバッファ)の割振りのバランスを取るための方法および構造であって、その参照履歴および需要に基づいて、要求側プロセスまたは「エージェント」に対して前記リソースが割り振られる/割振り解除される方法および構造を提供すること。 - 特許庁
This memory controller is constituted so that whether a band development error is generated or not is discriminated while variably setting a coefficient value to be multiplied when development processing time of each band is calculated based on free capacity of a cache 103 of a CPU 102 or page structure of outputted data, and the band development processing is switched based on a discrimination result of the band development error.例文帳に追加
各バンドの展開処理時間算定時に乗ずるべき係数値をCPU102のキャッシュ103の空き容量または出力データのページ構成に基づいて可変設定しながらバンド展開エラーが発生するかどうかを判別し、該判別結果に基づいてバンド展開処理を切替え制御する構成を特徴とする。 - 特許庁
In the domain, a quasi- micromobility network(QMMN) for performing a prefix-based routing and a proper micromobility network(PMMN) for routing according to two different routing protocols each for performing a host-based routing are formed into a hierarchical structure to execute the route changing process according to the moving mode of the terminals such as change of cache memories in the QMMN and PMMN.例文帳に追加
ドメイン内にプレフィックスベースのルーティングを行なう疑似マイクロモビリティネットワーク(QMMN)と、ホストベースのルーティングを行なうプロトコル(routing protocol)の2つの異なるルーティングプロトコル(routing protocol)で経路設定を行なう真マイクロモビリティネットワーク(PMMN)を階層化し、QMMN,PMMN内それぞれにおいてキャッシュデータの変更等、端末の移動態様に応じた経路変更処理を実行する。 - 特許庁
This prefetch method for processing the program including a linked list structure using a computer has: a first execution step for executing the program, and storing order of a memory address accessed according to execution of an instruction of the program; and a second execution step for fetching data to be previously acquired from a memory to a cache based on the order stored by the first execution step, and executing the program.例文帳に追加
コンピュータを用いたリンクリスト構造を含むプログラムを処理する際のプリフェッチ方法であって、プログラムを実行し、プログラムの命令の実行に伴ってアクセスされたメモリアドレスの順番を記憶する第1実行ステップと、第1実行ステップにより記憶された順番に基づいて、事前に取得されるべきデータをメモリからキャッシュにフェッチし、プログラムを実行する第2実行ステップと、を具備する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|