「cache structure」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A cache unit 142 caches the preview structure data.例文帳に追加

キャッシュ部１４２は、プレビュー構成データをキャッシュする。 - 特許庁

CACHE STRUCTURE FOR ENHANCING OPERATING SPEED OF PROCESSOR AND PROCESSOR HAVING CACHE MANAGEMENT METHOD例文帳に追加

プロセッサの動作速度を向上させるキャッシュ構造及びキャッシュ管理方法を有するプロセッサ - 特許庁

WRITING CACHE OF LOG STRUCTURE FOR DATA STORAGE DEVICE AND SYSTEM例文帳に追加

データ記憶装置およびシステム用のログ構造の書込みキャッシュ - 特許庁

Based on the parameter (cluster size information) notified by the parameter acquisition section 421, the cache structure determination section 422 determines the structure (size of cache block or number of cache blocks) of the directory cache secured in a certain area of RAM.例文帳に追加

キャッシュ構造決定部４２２は、パラメータ取得部４２１から通知されたパラメータ（クラスタサイズ情報）に基づいて、ＲＡＭの一部の領域に確保されたディレクトリキャッシュの構造（キャッシュブロックのサイズや、キャッシュブロックの数）を決定する。 - 特許庁

To issue succeeding access without waiting a response of preceding access to a cache memory by use of a simple structure, in the cache memory.例文帳に追加

キャッシュメモリにおいて簡易な構造を用いて、先行するメモリへのアクセスの応答を待たずに後続のアクセスを発行させる。 - 特許庁

To cache only a portion of document data having a specific data structure.例文帳に追加

特定のデータ構造を有する文書データのうち一部分のみをキャッシュすること。 - 特許庁

The dual system cache directory structure includes a super-set directory for cache data and a sub-set directory only for coherency control.例文帳に追加

キャッシュ・データのためのスーパーセット・ディレクトリと、コヒーレンシ管理のみのためのサブセット・ディレクトリを含む、デュアル・システム・キャッシュ・ディレクトリ構造体が提供される。 - 特許庁

To provide a structure and an operating method of a cache memory to permit speedup of access time while simplifying circuit structure.例文帳に追加

回路構成を簡易化しながら，アクセスタイムの高速化が可能なキャッシュメモリの構造および動作方法を提供する。 - 特許庁

To make it possible to change a cache structure (for example, cache block size) according to a parameter currently recorded on a recording medium (for example, cluster size information).例文帳に追加

記録媒体に記録されているパラメータ（例えば、クラスタサイズ情報）に応じて、キャッシュの構造（例えば、キャッシュブロックのサイズ）を変更できるようにする。 - 特許庁

To enhance performance of a log structure writing cache for a data storage system and the storage system.例文帳に追加

データ記憶システム用のログ構造書込みキャッシュおよび記憶システムの性能を向上させること。 - 特許庁

To efficiently process successive memory access in a cache memory with a multistage pipeline structure.例文帳に追加

多段パイプライン構造のキャッシュメモリにおいて、連続するメモリアクセスを効率的に処理可能とする。 - 特許庁

This method comprises a process for offering a first data structure to the first part of the cache memory and a process for offering a second data structure to the second part of the cache memory, and the access to the first part includes the access to the first data structure, and the access to the second part includes the access to the second structure.例文帳に追加

キャッシュメモリの第１の部分に第１のデータ構造を提供する工程と、キャッシュメモリの第２の部分に第２のデータ構造を提供する工程とを含み、第１の部分へのアクセスは第１のデータ構造へのアクセスを含み、第２の部分へのアクセスは第２の構造へのアクセスを含む。 - 特許庁

The cache may be arranged as a tree structure, such that navigation commands result in output according to data in the tree.例文帳に追加

キャッシュは、探索コマンドにより木の中のデータに従って出力されるように、木構造として構成することができる。 - 特許庁

On detecting that a compact memory card is set, a parameter acquisition section 421 acquires parameters required to determine a structure of a directory cache (for example, cluster size information) from the compact memory card, and notifies the acquired parameter to a cache structure determination section 422.例文帳に追加

パラメータ取得部４２１は、小型メモリカードが装着されたのを検知すると、小型メモリカードから、ディレクトリキャッシュの構造を決定するのに必要なパラメータ（例えば、クラスタサイズ情報）を取得し、取得したパラメータを、キャッシュ構造決定部４２２に通知する。 - 特許庁

To provide a cache memory and a control method therefore which can determine stack smashing by making improvements mainly to a cache memory without significantly affecting the inner structure of a processor.例文帳に追加

プロセッサの内部構造に大きな影響を与えることなく、主にキャッシュ・メモリに対して改良を加えることでスタック・スマッシングを判別可能なキャッシュ・メモリ及びその制御方法を提供する。 - 特許庁

A cache with a multilevel structure comprises a high speed Static RAM(static RAM) with small capacity placed in the neighborhood of an arithmetic unit 10, and a portion of the RAM called a normal primary cache 20 is divided into a cache area 21, and the other is divided into a local memory 22 so as to be used.例文帳に追加

多段構造のキャッシュにおいて、演算器１０の近傍に置かれた小容量で高速のStatic RAM(スタテックRAM)などで構成され、通常１次キャッシュ２０と呼ばれるRAMの、一部をキャッシュ領域２１に、他をローカルメモリ領域２２とに分割して使用可能としたものである。 - 特許庁

A display unit 108 uses the preview structure data, which is cached by the cache unit 142, to display a preview list on a display device 68.例文帳に追加

表示部１０８は、キャッシュ部１４２によりキャッシュされたプレビュー構成データを用いて、プレビューリストを表示装置６８に表示する。 - 特許庁

SYSTEM AND METHOD FOR REDUCING MEMORY DIRECTORY UPDATE IN DIRECTORY-BASED CACHE SYSTEM AND DESIGN STRUCTURE INFORMATION STORAGE MEDIUM例文帳に追加

ディレクトリ・ベースのキャッシュ・システムにおけるメモリ・ディレクトリ更新を少なくするシステムおよび方法ならびに設計構造情報記憶媒体 - 特許庁

To cache only a portion of document data having a specific data structure, and to lay out an object by use of the cached data.例文帳に追加

特定のデータ構造を有する文書データのうち一部分のみをキャッシュし、キャッシュしたデータを用いてオブジェクトをレイアウトすること。 - 特許庁

To provide a structure for efficiently executing an interface with external equipment for a cache DRAM which incorporates a memory controller function.例文帳に追加

メモリコントローラ機能を内蔵したキャッシュＤＲＡＭにおいて、外部とのインターフェイスを効率的に実行することが可能な構成を提供する。 - 特許庁

High speed expansion and reduction conversion arithmetic circuits of a primitive pattern is constituted by using circuit structure for reading the texture pattern from a cache memory 2 by a texture address generation circuit 1 and loading applicable data from an external memory 3 when a cache mistake detection circuit 4 detects cache mistakes, and an interpolation circuit 4 by the bicubic function.例文帳に追加

テキスチャーアドレス発生回路１で、テキスチャーパターンをキャシュメモリ２から読みだし、キャシュミス検出回路４がキャシュミスを検出すると外部メモリ３から該当データをロードするための回路構成と、双３次関数による補間回路４を用いて、原始パターンの高速拡大および縮小変換演算回路を構成する。 - 特許庁

To cope with a secondary cache having a way structure with two or more than two ways without increasing the number of pins of an LSI and the number of memories connected to an external part.例文帳に追加

ＬＳＩのピン数および外部に接続されるメモリの数を増やすことなく、２ウェイ以上のウェイ構造を持つ２次キャッシュに対応できるようにする。 - 特許庁

When data do not exist in the log any more, data are written to the log contained in the write cache at a recording position recorded in the index structure.例文帳に追加

もしデータが既にログ内に存在しなければ、インデックス構造に記録された記録位置で書き込みキャッシュに含まれるログに対してデータが書き込まれる。 - 特許庁

A cache maintains user data in association with structured navigational information, to allow navigation within the data via the structure.例文帳に追加

キャッシュにより、構造化された探索情報に関連付けられているユーザデータが維持され、これにより、この構造によるデータ内部での探索ができるようになる。 - 特許庁

The filter manager manages cache of the file name information structure including information which can be shared among various filter drivers and transfers file name query of the filter drivers.例文帳に追加

フィルタマネージャは、種々のフィルタドライバ間でシェアできる情報を含むファイルネーム情報構造のキャッシュを管理し、フィルタドライバのファイルネームケリーを譲渡する。 - 特許庁

One of the plural hierarchical structures is selected as a hierarchical structure corresponding to media being the object of data reading, and the data cache of the media being the object of data reading is executed by using the selected hierarchical structure.例文帳に追加

これら複数の階層構造の内の一つをデータ読取対象のメディアに対応する階層構造として選択し、選択された階層構造を用いて、データ読取対象のメディアのデータキャッシュを行う。 - 特許庁

The data memory control unit receives a write instruction containing data and has a write cache having successive logs and an index structure showing the storage positions of data in the successive logs.例文帳に追加

データ記憶制御装置はデータを含む書き込み命令を受信し、順次ログを持つ書き込みキャッシュと、順次ログ内のデータの記憶位置を示すインデックス構造とを有する。 - 特許庁

The cache data structure can be traversed for direct rendering, or traversed for pre-processing the visual information into an instruction stream for another entity.例文帳に追加

キャッシュデータ構造は、直接レンダリング用にトラバースすることができ、またはビジュアル情報を前処理するため別のエンティティのための命令ストリーム内にトラバースすることができる。 - 特許庁

The high-speed processor system is provided with a CPU, a plurality of DRAMs connected in parallel, and a plurality of cache memories formed into a hierarchical structure, and each cache memory is provided with an MPU functioning as a processor having binary compatibility with the CPU.例文帳に追加

本発明に係る高速プロセッサシステムは、ＣＰＵと、複数個に並列接続されたＤＲＡＭと、階層構造に形成された複数個のキャッシュメモリを備え、各々のキャッシュメモリにはＣＰＵに対してバイナリ互換性のあるプロセッサとして機能するＭＰＵが夫々備えられている。 - 特許庁

The image processing apparatus preserves hierarchical code data in a cache per code string constituting the hierarchical code data and rearranged code strings preserved in the cache, on the basis of the hierarchical structure of code data and uses a code string group resulting from rearranging the code strings to collate (compare) the code data with other code data.例文帳に追加

この画像処理装置は、階層符号データを構成する符号列単位でキャッシュに保存し、該キャッシュに保存された符号列を符号データの階層構造に基づいて並び替え、前記符号列を並び替えた符号列群を使用して別の符号データと照合（比較）する。 - 特許庁

To solve the problem with a microprocessor with a cache memory that makes branch predictions wherein the mounting of a high-capacity branch target buffer for a processor of a multistaged pipeline structure to efficiently execute branch instructions will result in an increase in a circuit scale.例文帳に追加

多段化したパイプライン構造のプロセッサが分岐命令を効率良く実行するために大容量の分岐ターゲットバッファを実装すると、回路規模が増大してしまう。 - 特許庁

To provide a database device capable of efficiently performing parallel processing without a cache while performing exclusive control in a large-scale graph whose structure frequently changes.例文帳に追加

構造が頻繁に変化する大規模なグラフにおいて、キャッシュを用いることなく、排他制御を行いつつ効率よく並列処理を行うことができるデータベース装置を提供すること。 - 特許庁

An atomic write data structure includes a stripe buffer list descriptor for defining state information of a stripe buffer list entry associating a virtual stripe of a data storage space and cache data.例文帳に追加

データ記憶スペースの仮想ストライプとキャッシュ・データを関連付けるストライプ・バッファ・リスト・エントリの状態情報を定義するストライプ・バッファ・リスト記述子を含むアトミック・ライト・データ構造が提供される。 - 特許庁

When accessing the data inside the memory, the contents of the counter register and the counter value of the structure are verified, and the data inside the data cache area inside the structure or inside the data area specified by the pointer are accessed according to the verification results.例文帳に追加

記憶部内のデータをアクセスする時に、データアクセス時にカウンタレジスタの内容と構造体のカウンタ値を照合し、その照合結果に応じて、構造体内のデータキャッシュ領域又はポインタによって指定されるデータ領域内のデータにアクセスする。 - 特許庁

VALUATION METHODS OF IMPLANT, UNDERGROUND RESOURCES, UNDERGROUND WASTE, UNDERGROUND CACHE, AND GEOLOGICAL STRUCTURE, AND IN-BUILDING MONITORING METHOD, USING HARD RAY OR GAMMA RAY例文帳に追加

硬Ｘ線又はγ線を利用した埋没物評価方法、地下資源評価方法、地下廃棄物評価方法、地下貯蔵物評価方法、地層構造評価方法及び建造物内監視方法 - 特許庁

Also, the program is divided into a program pieces so as to be fit in the capacity of one face of the instruction cache 1-2, and each program pieces has program-structure in which the execution can be completed within the program piece.例文帳に追加

また、プログラムを、命令キャッシュ１−２の１面の容量に収まるようにプログラム片に分割し、各プログラム片は、その実行が当該プログラム片内で完結するプログラム構造としておく。 - 特許庁

A DSP in a cache consistency circuit has variable instruction length, high code density and easy programming and its structure and a set of instructions are optimized so that DSP algorithm is executed at low power consumption and high efficiency.例文帳に追加

ディジタル信号プロセッサは、可変命令長で、コード密度が高く、且つプログラミングが容易であって、構造と命令集合は、ＤＳＰアルゴリズムを低い電力消費と高い効率で実行するよう最適化される。 - 特許庁

A DSP in a cache consistency circuit has variable instruction length, high code density and easy programming and its structure and a set of instructions are optimized so that DSP algorithm is executed at low power consumption and high efficiency.例文帳に追加

ディジタル信号プロセッサは、可変命令長で、コード密度が高く、プログラミングが容易であり、構造および命令集合は、ＤＳＰアルゴリズムを低い電力消費および高い効率で実行するように最適化される。 - 特許庁

FILE SHARING NETWORK SYSTEM, DATA STRUCTURE USED FOR FILE TRANSER OF FILE SHARING NETWORK SYSTEM, FILE TRANSFER METHOD FOR FILE SHARING NETWORK SYSTEM, FILE DISCLOSURE COMPUTER, CACHE COMPUTER, FILE ACQUISITION COMPUTER AND COMPUTER PROGRAM例文帳に追加

ファイル共有ネットワークシステム、ファイル共有ネットワークシステムのファイル転送に用いられるデータ構造、ファイル共有ネットワークシステムにおけるファイル転送方法、ファイル公開コンピュータ、キャッシュコンピュータ、ファイル取得コンピュータ、及びコンピュータプログラム - 特許庁

To prevent the use efficiency of a cache memory in a disk array device from lowering even when data transfer is executed respectively in structure in which the disk array device is connected to a plurality of host computers via networks different in transfer rate.例文帳に追加

ディスクアレイ装置が複数のホストコンピュータと転送レートの異なるネットワークを介して接続された構成においてそれぞれデータ転送を実施してもディスクアレイ装置内のキャッシュメモリの利用効率が低下しないようにする。 - 特許庁

An access kind decision part 38 analyzes whether the writing access from the host is a sequential access or a random access, selects the data buffer structure of an optimal number of sections in accordance with the access kinds and executes cache operation.例文帳に追加

アクセス種別判定部３８でホストからの書込アクセスがシーケンシャルアクセスかランダムアクセスかを解析し、バッファ構成制御部４０がアクセス種別に応じて最適な区画数のデータバッファ構成を選択してキャッシュ動作を実施する。 - 特許庁

To provide a cache memory capable of maintaining coherence of data between processors at good operational efficiency without enlarging a system structure of a multiprocessor system or increasing power consumption and improving access efficiency of processors.例文帳に追加

マルチプロセッサシステムにあって装置構成を大きくすることがなく、あるいは消費電力を高めることがなく、プロセッサ間でデータのコヒーレンシを動作効率よく保つことができ、さらにプロセッサによるアクセス効率が高いキャッシュメモリを提供する。 - 特許庁

To increase read speed of a cache in an application layer so as to enhance throughput in an application program that frequently reads a simple table comprising only IDs and names, in an application system with a two- or three-layer structure.例文帳に追加

二層ないし三層構造のアプリケーション・システムにおいて、ＩＤと名称のみのような単純なテーブルを頻繁に読み出すアプリケーション・プログラムにおいてスループットをあげるためにアプリケーション層に持つキャッシュの読み出しを高速化することが課題である。 - 特許庁

In a system wherein a memory has a hierarchical structure, when detection of the leading address of a main memory is started after occurrence of a cache mistake, an instruction to detect the leading address of the main memory is detected and an arithmetic unit is switched to a first low power mode.例文帳に追加

メモリが階層構造となっているシステムにおいて、キャッシュミスが生じた後、メインメモリの先頭アドレスの検出に入った時に、メインメモリの先頭アドレスを検出する命令を検出して演算器を第１の低電力モードに切り替える。 - 特許庁

To overcome a problem for a prior art by the principle of the present invention intended for a system, method, computer program product and data structure for the registration and extraction of database table change information that can be used to invalidate a cache entry.例文帳に追加

従来技術に関する問題点は、キャッシュエントリを無効化するために使用することができるデータベーステーブル変更情報の登録および取り出しを行うためのシステム、方法、コンピュータプログラム製品、およびデータ構造を対象とする本発明の原理により克服される。 - 特許庁