| 例文 |
compiler processorの部分一致の例文一覧と使い方
該当件数 : 58件
Then, the compiler calculates an execution time when the number of processor cores, equal to one or more natural numbers executes the generated cluster about each of the one or more natural numbers which are not greater than the number of the execution cores for each generated cluster.例文帳に追加
次に、生成されたクラスタ毎に、実行コア数以下の1つまたは複数の自然数の各々について、当該クラスタを当該自然数に等しい個数のプロセッサ・コアで実行した場合の実行時間を算出する。 - 特許庁
The compiler device includes an analysis part which analyzes the syntax of a source program input into the compiler, a power consumption reduction part which converts operators of high power consumption into operators of low power consumption in the processor among the operators contained in the program after analysis, and a generation part which generates an object program based on the program after conversion.例文帳に追加
コンパイラ装置は、コンパイラに入力されたソースプログラムの構文を解析する解析部と、解析後のプログラム内に含まれる演算子のうち、プロセッサにおける消費電力の高い演算子を消費電力の低い演算子に変換する消費電力低減部と、変換後のプログラムに基づいてオブジェクトプログラムを生成する生成部と、を有する。 - 特許庁
To provide a program processor for correcting a source program by automatically inserting hint information for realizing satisfactory optimization even when any hint information represented by a programmer is not applied from a user to a compiler.例文帳に追加
ユーザがプラグマに代表されるヒント情報をコンパイラに与えなかったとしても、良好な最適化ができるように、自動的にヒント情報を挿入することにより、ソースプログラムを修正することができるプログラム処理装置を提供する。 - 特許庁
Respective processor elements are connected by a multistage interconnection network in a hierarchical structure, the compiler previously performs static scheduling to respective switch elements comprising the multistage interconnection network, and the multistage interconnection network in the hierarchical structure is emulated with no collision.例文帳に追加
各プロセッサエレメント間を、階層構造の多段結合網で接続し、該多段結合網を構成する各スイッチエレメントに対して、あらかじめコンパイラによって静的にスケジューリングを行い、階層構造の多段結合網を無衝突でエミュレーションするようにした。 - 特許庁
To provide a program execution controller for preventing the deterioration of an executing speed caused by compiling an uncompiled method, when the uncompiled method is executed in home electronics equipped with a processor mounted with a JVM with the conventional JiT compiler.例文帳に追加
従来のJiTコンパイラ付JVMが実装されたプロセッサを備える家電製品において、未コンパイルのメソッド実行時に当該メソッドをコンパイルすることにより生じていた実行速度の低下を解消するプログラム実行制御装置を提供する。 - 特許庁
Respective processor elements are connected mutually via a multi-stage network with a hierarchical structure, and to respective switch elements constituting the multi-stage network, static scheduling is previously carried out by the compiler for emulating the hierarchical multi-step network without any collision.例文帳に追加
各プロセッサエレメント間を、階層構造の多段結合網で接続し、該多段結合網を構成する各スイッチエレメントに対して、あらかじめコンパイラによって静的にスケジューリングを行い、階層構造の多段結合網を無衝突でエミュレーションするようにした。 - 特許庁
This program processor 102 for automatically inserting hint information to be applied to a compiler into a program is provided with: a syntax analyzing part 104 for analyzing the syntax of a program 100, and for generating analytic information; and a hint information inserting part for outputting a program 101 obtained by adding logically consistent hint information to be applied to the compiler to the program 100 on the basis of the analytic information.例文帳に追加
プログラム中に、コンパイラに対して与えられるヒント情報を自動的に挿入するプログラム処理装置102であって、プログラム100の構文を解析して、解析情報を生成する構文解析部104と、前記解析情報に基づいて、コンパイラに対して与える論理的に矛盾のないヒント情報をプログラム100に付加したプログラム101を出力するヒント情報挿入部とを備える。 - 特許庁
This program processor is provided with: a syntax analyzing part 104 for analyzing the syntax of a program 101 including hint information to be applied from a user to a compiler, and for generating analytic information 106; and an error check part 105 for checking the logical matching of the hint information in the program 101 including the hint information on the basis of the analytic information 106.例文帳に追加
ユーザがコンパイラに対して与えるヒント情報を含むプログラム101の構文を解析して、解析情報106を生成する構文解析部104と、前記解析情報106に基づいて、前記ヒント情報を含むプログラム101中での前記ヒント情報の論理的な整合性をチェックするエラーチェック部105とを備える。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|