| 例文 |
error checking bitの部分一致の例文一覧と使い方
該当件数 : 5件
To provide a contents address memory capable of coping with an error occurrence place by efficiently checking the existence/absence of a bit error of stored data.例文帳に追加
格納されたデータのビットエラーの有無を効率的にチェックでき、エラー発生箇所に対処可能な内容アドレスメモリを提供する。 - 特許庁
A second level error checking can be applied by adding a parity bit 226 to each symbol 206.例文帳に追加
各シンボル206にパリティビット226を追加することにより(図7参照)第2のレベルの誤り検査を適用することが可能である。 - 特許庁
To compose a device for checking management memory in a manner that the check is normally performed even when a software error occurs in a bit corresponding to non-used hardware.例文帳に追加
管理メモリのチェック装置を、未使用のハードに対応するビットにソフトエラーが発生しても正常にチェック可能に構成する。 - 特許庁
A device 20 has a BIP-N(Bit Interleaved Parity-N) calculation value inserting block 21 and a device 30 has a BIP-N error checking side block 31 and an additional BIP-N error check side block 41 that are co-operated with each other.例文帳に追加
装置20にBIP−N計算値挿入ブロック21を有し、装置30内に協働するBIP−N誤り検出側ブロック31および追加BIP−N誤り検出側ブロック41を有する。 - 特許庁
That is to say, a confirmation of the putout number count switch control means, a subtraction of the to-be-put-out number counter, and an output of the prize ball count signal are executed without checking the error bit.例文帳に追加
すなわち、払出個数カウントスイッチの確認処理、未払出個数カウンタの減算処理、賞球カウント信号の出力処理などについては、エラービットがチェックされることなく実行される。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|