「physical level interface」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To transmit data to a plurality of physical layer protocols PHY having a UTOPIA 1 interface from an ATM layer chip with a universe test and operation physical layer interface for ATM UTOPIA level 2 interface.例文帳に追加

ＵＴＯＰＩＡレベル２インタフェースを有する１つのＡＴＭレイヤｃｈｉｐより、ＵＴＯＰＩＡレベル１インタフェースを有する複数のＰＨＹに対しデータの送信を可能とする。 - 特許庁

The technique is introduced for generally obtaining the vacuum level shift Δ in an electrode metal-organic semiconductor interface from physical constants of the constituent elements of electrodes and an organic semiconductor.例文帳に追加

電極金属−有機半導体界面における真空準位シフトΔを電極と有機半導体の構成元素の物理定数から一般的に導く手法を導く。 - 特許庁

This storage system includes a first interface for file level input/output, a second interface for block level input/output, a plurality of physical volumes upon which logical volumes are developed, and an appropriate sized file system is generated for storing archived data, a first controller for processing a file level input/output request and a second controller for processing the block level input/output request.例文帳に追加

本ストレージシステムは、ファイルレベル入出力の為の第一インタフェース、ブロックレベル入出力の為の第二インタフェース、論理ボリュームが展開されアーカイブ済データを保存する為に適正サイズのファイルシステムが生成される複数の物理ボリューム、ファイルレベル入出力要求を処理する第一コントローラ、及びブロックレベル入出力要求を処理する第二コントローラを装備する。 - 特許庁

To provide a system which allows PC compatibility, in regard to PC compatibility wherein reuse of a component is limited in accordance with change in silicon process by mixing of a physical level regulated in an interface and a transaction level in a conventional system on chip (SoC) system.例文帳に追加

システム・オン・チップ（ＳｏＣ）システムの場合、インタフェース規定の物理レベルとのトランザクション・レベルのミックスにより、シリコン・プロセスが変わるにつれ、構成部分の再使用がＰＣ互換性において、ＰＣ互換を可能とするシステムを提供する。 - 特許庁

An ATM multiplex system 10 comprises PHY (Physical layer processing) blocks of n pieces PHY1-PHYn equipped respectively with ATMPHY terminating units 111-11n and UTOPIA level 1 interface units 121-12n (slave side) and has an ATM signal multiplex unit 16 equipped with a common unit function block 14 and a UTOPIA level 2 interface unit 15 (master side).例文帳に追加

ＡＴＭ多重システム１０は、それぞれＡＴＭＰＨＹ終端部１１_1〜１１_nと、ＵＴＯＰＩＡレベル１インタフェース部（スレーブ側）１２_1〜１２__nとを備えたｎ個のＰＨＹブロックＰＨＹ１〜ＰＨＹｎを有し、また、共通部機能ブロック１４と、ＵＴＯＰＩＡレベル２インタフェース部（マスタ側）１５を備えたＡＴＭ信号多重部１６を有している。 - 特許庁