例文 (12件) |
plasma‐inducedを含む例文一覧と使い方
該当件数 : 12件
METHOD FOR PRODUCING PARTICULATE BY PLASMA-INDUCED ELECTROLYSIS, AND DEVICE THEREFOR例文帳に追加
プラズマ誘起電解による微粒子の製造方法およびその装置 - 特許庁
DEVICE FOR TEMPORALLY STABLE FORMATION OF EUV-RAY USING PLASMA INDUCED BY LASER例文帳に追加
レーザにより誘発されるプラズマを用いたEUV放射線の時間的に安定な生成のための装置 - 特許庁
To provide a device for temporally stable formation of EUV-ray using plasma induced by lasers.例文帳に追加
レーザにより誘発されるプラズマを用いたEUV放射線の時間的に安定な生成のための装置を提供する。 - 特許庁
To provide a method and a device for continuously recovering fine particles produced by plasma-induced electrolysis in molten salt.例文帳に追加
溶融塩におけるプラズマ誘起電解により製造された微粒子を連続的に回収する方法及び装置の提供。 - 特許庁
To provide a method of manufacturing a semiconductor device which can sufficiently suppress the characteristics change by the influence of PID (Plasma-induced Damage).例文帳に追加
PIDの影響による特性変動を十分に抑制可能な半導体装置の製造方法を提供することを課題とする。 - 特許庁
To provide a method and circuit configuration effective for reducing plasma-induced charging damage on a device fabricated on a silicon-on- insulator(SOI) substrate.例文帳に追加
シリコン・オン・インシュレータ(SOI)基板上に製造されたデバイスのプラズマ誘起損傷の低減に有効な方法および回路構成を提供すること。 - 特許庁
To provide a semiconductor device with high reliability by arranging an antenna diode using layout technique for blocking an influence of PID (Plasma Induced Damage) and then preventing deterioration in characteristics of a field-effect transistor due to the PID.例文帳に追加
PIDの影響を遮断することのできるレイアウト手法を用いてアンテナダイオードを配置することにより、PIDに起因する電界効果トランジスタの特性劣化を防止して、信頼度の高い半導体装置を実現する。 - 特許庁
To provide an extensively controllable surface plasma actuator consisting of surface plasma-induced flow which can be controlled, in direction and velocity, by controlling an applied voltage.例文帳に追加
表面プラズマによる誘起流を、印加電圧を制御することにより、その方向及び速度を制御し、広範囲に制御可能な表面プラズマアクチュエータとする。 - 特許庁
To minimize the damage to a lower element connected to a metal line by the plasma induced charge which is accumulated on the metal line when a metal line forming process is carried out.例文帳に追加
メタルライン形成工程中にメタルラインに集積されたプラズマ誘導電荷がメタルラインと連結された下部素子に損傷を与えることを最小化する。 - 特許庁
An SOI circuit configuration effective for minimizing plasma- induced charging damage during fabrication comprises formation of charge collectors connected to the gate electrode and a semiconductor body, wherein each of the charge collectors has the same or substantially the same shape and dimension.例文帳に追加
製造中のプラズマ誘起チャージング損傷を最小化するのに有効なSOI回路構成は、ゲート電極および半導体本体に接続された電荷収集体の形成を含み、それぞれの電荷収集体は同じ形状および寸法、または実質的に同じ形状および寸法を有する。 - 特許庁
To provide a vacuum treatment equipment and method capable of manufacturing products which are decreased in image defects and are high in quality and good in durability with good reproducibility and improving a yield in manufacturing a deposited film by using the plasma induced by high-frequency electric power.例文帳に追加
高周波電力によって生起されたプラズマを用いて堆積膜を作製する際に、画像欠陥を低減した高品質で耐久性の良い製品が再現性良く作製でき、歩留まりを改善できる真空処理装置及び方法を提供することにある。 - 特許庁
例文 (12件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |