「scan test」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

SCAN TEST CIRCUIT AND SCAN TEST METHOD例文帳に追加

スキャンテスト回路およびスキャンテスト方法 - 特許庁

SCAN TEST METHOD AND SCAN TEST CIRCUIT例文帳に追加

スキャンテスト方法およびスキャンテスト回路 - 特許庁

BOUNDARY SCAN TEST CIRCUIT例文帳に追加

バウンダリスキャンテスト回路 - 特許庁

PARALLEL SCAN TEST SOFTWARE例文帳に追加

パラレルスキャンテストソフトウェア - 特許庁

SCAN TEST CIRCUIT, SCAN TEST CONTROL METHOD例文帳に追加

スキャンテスト回路、及びスキャンテスト制御方法 - 特許庁

SCAN TEST CONTROL METHOD AND SCAN TEST CIRCUIT例文帳に追加

スキャンテスト制御方法、及びスキャンテスト回路 - 特許庁

BOUNDARY SCAN TEST METHOD例文帳に追加

バウンダリ・スキャン・テスト方法 - 特許庁

SCAN FLIP-FLOP AND SCAN TEST CIRCUIT例文帳に追加

スキャンフリップフロップおよびスキャンテスト回路 - 特許庁

SCAN TEST METHOD, INTEGRATED CIRCUIT AND SCAN TEST CIRCUIT例文帳に追加

スキャンテスト方法、集積回路及びスキャンテスト回路 - 特許庁

SCAN TEST CIRCUIT AND SCAN TEST CIRCUIT GENERATING EQUIPMENT例文帳に追加

スキャンテスト回路およびスキャンテスト回路生成装置 - 特許庁

SCAN TEST CIRCUIT AND SCAN TEST METHOD USED FOR IT例文帳に追加

スキャン試験回路及びそれに用いるスキャン試験方式 - 特許庁

SCAN TEST CIRCUIT AND METHOD OF DESIGNING SCAN TEST CIRCUIT例文帳に追加

スキャンテスト回路およびスキャンテスト回路の設計方法 - 特許庁

SCAN TEST CIRCUIT, SCAN TEST METHOD, AND SEMICONDUCTOR INTEGRATED CIRCUIT PROVIDED WITH SCAN TEST CIRCUIT例文帳に追加

スキャンテスト回路及びスキャンテスト方法、スキャンテスト回路を備える半導体集積回路 - 特許庁

SCAN TEST CIRCUIT AND METHOD例文帳に追加

スキャンテスト回路および方法 - 特許庁

At the scan test time, the scan test signal TE becomes H level.例文帳に追加

一方、スキャンテスト時、テスト信号ＴＥはＨレベルとなる。 - 特許庁

BIDIRECTIONAL SCAN CIRCUIT AND SCAN TEST CIRCUIT例文帳に追加

双方向型スキャン回路及びスキャンテスト回路 - 特許庁

To shorten scan test time of a scan test circuit which has a plurality of scan paths.例文帳に追加

複数のスキャンパスを有するスキャンテスト回路のスキャンテスト時間を短縮する。 - 特許庁

METHOD FOR DESIGNING SCAN TEST CIRCUIT FOR SEMICONDUCTOR INTEGRATED CIRCUIT, SCAN TEST CIRCUIT AND SCAN TEST METHOD例文帳に追加

半導体集積回路のスキャンテスト回路の設計方法、スキャンテスト回路、およびスキャンテスト方法 - 特許庁

DESIGN METHOD FOR SCAN TEST CIRCUIT例文帳に追加

スキャンテスト回路の設計方法 - 特許庁

FLIP-FLOP CIRCUIT FOR SCAN PASS TEST例文帳に追加

スキャンパステスト用フリップフロップ回路 - 特許庁

MONITOR CIRCUIT WITH SCAN PATH TEST FUNCTION例文帳に追加

スキャンパステスト機能付きモニタ回路 - 特許庁

An LSI has a scan test mode for performing a scan test of an internal circuit.例文帳に追加

ＬＳＩは、内部回路をスキャンテストするためのスキャンテストモードを有する。 - 特許庁

SCAN TEST METHOD FOR SEMICONDUCTOR DEVICE例文帳に追加

半導体デバイスのスキャンテスト方式 - 特許庁

LSI SCAN TEST APPARATUS, TEST SYSTEM, TEST METHOD, AND TEST PATTERN CREATING METHOD例文帳に追加

ＬＳＩスキャンテスト装置、テストシステム、テスト方法、及びテストパターン作成方法 - 特許庁

To reduce a test cost by curtailing time required for a scan test with respect to a scan test circuit.例文帳に追加

スキャンテスト回路において、スキャンテストに要する時間を縮小しテストコストを削減する。 - 特許庁

CIRCUIT AND METHOD FOR SCAN TEST例文帳に追加

スキャンテスト回路及びスキャンテスト方法 - 特許庁

SCAN BASE ATPG TEST CIRCUIT AND TEST METHOD, AND SCAN CHAIN RECONFIGURATION METHOD例文帳に追加

スキャンベースＡＴＰＧテスト回路、テスト方法及びスキャンチェーン再配置方法 - 特許庁

SCAN TEST CIRCUIT, TEST CIRCUIT GENERATION METHOD AND TEST PATTERN GENERATION METHOD例文帳に追加

スキャンテスト回路、テスト回路生成方法およびテストパタン生成方法 - 特許庁

CIRCUIT AND METHOD FOR SCAN TEST例文帳に追加

スキャンテスト回路、およびスキャンテスト方法 - 特許庁

SCAN TEST CIRCUIT OF INTEGRATED CIRCUIT例文帳に追加

集積回路におけるスキャンテスト回路 - 特許庁

To provide a scan base ATPG (automatic test pattern generation) test circuit and test method, and a scan chain reconfiguration method.例文帳に追加

スキャンベースＡＴＰＧテスト回路、テスト方法及びスキャンチェーン再配置方法を提供する。 - 特許庁

The plurality of flip-flops generate scan chains in scan test.例文帳に追加

複数のフリップフロップは、スキャンテスト時にスキャンチェーンを形成する。 - 特許庁

SCAN FLIP-FLOP CIRCUIT AND SCAN TEST METHOD USING THE SAME例文帳に追加

スキャンフリップフロップ回路及びこれを用いたスキャンテスト方法 - 特許庁

SCAN CHAIN CIRCUIT, SCAN CHAIN CONSTRUCTION METHOD, AND TEST DEVICE例文帳に追加

スキャンチェーン回路、スキャンチェーン構築方法及び試験装置 - 特許庁

SCAN FLIP-FLOP CIRCUIT, SCAN TEST CIRCUIT, AND CONTROL METHOD THEREOF例文帳に追加

スキャンフリップフロップ回路、スキャンテスト回路及びその制御方法 - 特許庁

To realize test methods in actual operation conditions (actual operation test, At speed test) for the LSSD (Lever-Sensitive Scan Design) scanning test.例文帳に追加

ＬＳＳＤスキャンテストにおいて、実動作状態でのテスト（実動作テスト、At speed test）を実現する。 - 特許庁

METHOD OF LAYOUT OF BOUNDARY SCAN TEST CIRCUIT例文帳に追加

バウンダリスキャンテスト回路のレイアウト方法 - 特許庁

SCAN-TEST POINT CIRCUIT AND INTEGRATED CIRCUIT例文帳に追加

スキャンテストポイント回路、及び集積回路 - 特許庁

FLIP-FLOP CIRCUIT FOR SCAN TEST, LOGIC MACRO, SCAN TEST CIRCUIT AND LAYOUT METHOD THEREOF例文帳に追加

スキャンテスト用フリップフロップ回路、論理マクロ、スキャンテスト回路及びそのレイアウト方法 - 特許庁

To provide a scan test circuit for a semiconductor integrated circuit capable of shortening a scan test time, and to provide a scan test circuit design method.例文帳に追加

スキャンテスト時間を短縮する半導体集積回路のスキャンテスト回路、スキャンテスト回路設計方法を提供する。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT PROVIDED WITH SCAN CIRCUIT, SCAN CIRCUIT SYSTEM, AND SCAN TEST SYSTEM例文帳に追加

スキャン回路を備える半導体集積回路、スキャン回路システムおよびスキャンテストシステム - 特許庁

To automatically run a boundary-scan test with a test device.例文帳に追加

バウンダリスキャンテストをテスト装置によって自動的に実行する。 - 特許庁

SCAN BASE TEST OF DEVICE PROVIDED WITH TEST CLOCK CONTROL STRUCTURE例文帳に追加

テストクロック制御構造を実装するデバイスのスキャンベーステスト - 特許庁

SCAN TEST DESIGN METHOD, SCAN TEST CIRCUIT, SCAN FLIP-FLOP CIRCUIT, CAD PROGRAM FOR SCAN TEST CIRCUIT INSERTION, LARGE-SCALE INTEGRATED CIRCUIT, AND MOBILE DIGITAL DEVICE例文帳に追加

スキャンテスト設計方法、スキャンテスト回路、スキャンフリップフロップ回路、スキャンテスト回路挿入用ＣＡＤプログラム、大規模集積回路及び携帯デジタル機器 - 特許庁

When a scan test interruption request is received from the processor control unit during the execution of the scan test by the scan test control unit, the scan test is interrupted and, after the execution of the application, the scan test is resumed.例文帳に追加

そして、スキャンテスト制御部がスキャンテストを実行している際に、プロセッサ制御部からのスキャンテスト中断要求があった場合、スキャンテストを中断し、アプリケーションの実行後に、スキャンテストを再開させるものである。 - 特許庁