1153万例文収録!

「sequential decoder」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > sequential decoderに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

sequential decoderの部分一致の例文一覧と使い方

該当件数 : 6



例文

To provide an encoder and a decoder for a time series signal adopting a reversible compression system capable of carrying out encoding / decoding in real time without being limited by a work memory by applying sequential processing to each sample.例文帳に追加

各サンプルを順次処理することにより、ワークメモリの制限にとらわれず、リアルタイムで符号化・復号を行うことが可能な可逆圧縮方式の時系列信号の符号化装置および復号装置を提供する。 - 特許庁

Branch metric calculation is carried out by using an average expected value obtained by sequentially executing branch metric calculation of the viterbi decoder and training or by using a predicted error value between an output signal from the partial response equalizer and an expected value calculated from a noise dispersion value obtained by sequential calculation.例文帳に追加

ビタビ復号器のブランチメトリック演算を逐次演算により算出する平均期待値及びトレーニングあるいは、逐次演算による雑音分散値から算出した期待値との予測誤差値を用いてブランチメトリック演算を行なう。 - 特許庁

The Viterbi decoder has a COFDM demodulator 1, a depuncture unit 2, a ranch metrics forming unit 3, an addition-comparison-selection nit 4, a RAM block 5, a best path unit 6, an error unit 7 and a sequential controller 8 that controls the operation of the other units.例文帳に追加

ビタビデコーダは、COFDM復調器1と、デパンクチュアユニット2と、ブランチメトリクス形成ユニット3と、加算−比較−選択ユニット4と、RAMブロック5と、最良パスユニット6と、エラーユニット7と、他のユニットの動作を制御するシーケンシャル制御装置8とを有する。 - 特許庁

The field sequential system drive circuit, that consists of an analog/digital converter circuit that converts at least a video signal consisting of R, G, B signals into digital signals, of a field memory to which the converted digital signal is written by each field, and of a field sequential control circuit controlling a color decoder, the analog/digital converter circuit and the field memory, is integrated into one chip.例文帳に追加

少なくとも、ビデオ信号からR、G、Bの映像信号に分割された映像信号をデジタル信号に変換するA/D変換回路と、変換されたデジタル信号を1フィールド毎書込むフィールドメモリと、カラーデコーダ、A/D変換回路、フィールドメモリを制御するフィールドシーケンシャル制御回路で構成されるフィールドシーケンシャル方式駆動回路を1チップに集積したフィールドシーケンシャル方式駆動回路用集積回路とする。 - 特許庁

例文

The decoder 16 is provided with a common buffer for storing received image data at least for an I picture period in order to redistribute the received image data to a plurality of clients having different execution transmission speeds, wherein the received image data are redistributed to each client so as to skip encoded video data older than the received latest I picture basically in sequential reading.例文帳に追加

実行伝送速度の異なる複数のクライアントへ再配信を行なうため、受信した画像データを少なくともIピクチャ周期分格納する共通バッファを備え、各クライアントに対しては、順次読み出しを原則とし、受信した最新Iピクチャより古い符号化映像データをスキップする様態で再配信を行なう。 - 特許庁


例文

The image display apparatus includes an image data conversion section 2 that converts block data outputted from a JPEG decoder 1 into raster data corresponding to point sequential pixels configuring an MCU and stores the raster data to a buffer memory 3, and a mapping section 4 stores the raster data stored in the buffer memory 3 to an SDRAM 5 so that the memory mapping of the raster data corresponds to displaying purpose horizontal, vertical scanning.例文帳に追加

JPEGデコーダ1から出力されたブロックデータをMCUを構成している画素の点順次に対応するラスタデータに変換して、そのラスタデータをバッファメモリ3に格納する画像データ変換部2を設け、マッピング部4がラスタデータのメモリマッピングが表示用水平・垂直走査に対応するように、バッファメモリ3に格納されているラスタデータをSDRAM5に格納する。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS