1153万例文収録!

「zero gap semiconductor」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > zero gap semiconductorの意味・解説 > zero gap semiconductorに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

zero gap semiconductorの部分一致の例文一覧と使い方

該当件数 : 5



例文

The band gap of the inclined band gap layer 24 decreases more away from the interface of the III-V group semiconductor layer, and the band gap substantially becomes zero or a negative value on the interface of the inclined band gap layer 24 and the electrode layer 23.例文帳に追加

傾斜バンドギャップ層(24)のバンドギャップは、III−V族半導体層(22)との界面から遠ざかるにつれ減少し、傾斜バンドギャップ層(24)と電極層(23)との界面においては実質的に零または負の値となる。 - 特許庁

A rate of increase in current until the electric current passed through the wide-gap semiconductor element reaches I1 from zero is a constant value dI1/dt and a rate of increase in current until the electric current passed through the wide-gap semiconductor element reaches the rated current from I1 is dIn/dt.例文帳に追加

上記ワイドギャップ半導体素子内の積層欠陥の発生による上記ワイドギャップ半導体素子の破壊を防止するように、上記dI1/dtは、一定値で、かつ0.5秒<(I1÷(dI1/dt))なる関係式を満たす。 - 特許庁

According to the method of operating the semiconductor device, an energizing current I is raised from zero to a rated current In in one current build-up rate when starting an energizing of the wide gap semiconductor element.例文帳に追加

この発明の半導体装置の動作方法では、ワイドギャップ半導体素子の通電開始時に通電電流Iを或る電流上昇率でゼロから定格電流Inまで上昇させる。 - 特許庁

A soft start time ts raising the energizing current I from zero to the rated current In is set up within a range of 0.5 to 10 seconds so as to prevent a breakdown of the wide gap semiconductor element caused by the generation of the stacking fault in the wide gap semiconductor element.例文帳に追加

ワイドギャップ半導体素子内の積層欠陥の発生によるワイドギャップ半導体素子の破壊を防止するように、通電電流Iをゼロから定格電流Inまで上昇させるソフトスタート時間tsを0.5秒から10秒までの範囲内に設定する。 - 特許庁

例文

Gap adjustment (adjustment of a distance D) between the semiconductor waveguide 4 and the optical waveguide 7 becomes possible, on the basis of the position where the end face 2a of the semiconductor chip 2 is brought into contact with an end face 3a of the PLC chip 3 as a reference position (zero point).例文帳に追加

半導体チップ2の端面2aをPLCチップ3の端面3aに接触させた位置を基準位置(ゼロ点)として、半導体導波路4と光導波路7とのギャップ調整(距離Dの調整)が可能になる。 - 特許庁





  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS