「InP」を含む例文一覧(575)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 12 次へ＞- On the formation surface of active layer, an InP embedded layer 34 is continuously provided from the side edge of the active layer in the central region to the ridge side surface, as a semiconductor laser whose band gap energy is larger than that of the active layer.
活性層の形成面では、活性層よりもバンドギャップ・エネルギーの大きい半導体層として、ＩｎＰ埋め込み層３４が、中央領域の活性層の側縁からリッジ側面まで連続して設けられている。 - 特許庁 - A ridge 28 is formed by selectively etching the p-type InGaAsP contact layer 26 and the second p-type InP clad layer 24 by using the p-type Al(Ga)InAs electron barrier layer 22 as an etching stopper layer.
そして、ｐ型Ａｌ（Ｇａ）ＩｎＡｓ電子障壁層２２をエッチングストッパ層として、ｐ型ＩｎＧａＡｓＰコンタクト層２６及び第２のｐ型ＩｎＰクラッド層２４が選択エッチングされてリッジ２８が形成されている。 - 特許庁 - An insulating film 29 consisting of an oxide film obtained by oxidizing respectively the p-type upper InP clad layer and the layer 27 is formed on the region of the ridge excluding the upper surface 30 of the ridge as a protective film.
上部ｐ−ＩｎＰクラッド層及びｐ−ＧａＩｎＡｓコンタクト層をそれぞれ酸化して得た酸化膜からなる絶縁膜２９が、リッジ上面３０を除くリッジ領域上に保護膜として形成されている。 - 特許庁 - In the compound-semiconductor laminated structure 30, the InP layer 36 having the film thickness of 1 μm is formed on the GaAs substrate 32 through a GaAs_0.95P_0.05 layer 34 having a uniform P composition and the film thickness of 60 nm.
本化合物半導体積層構造３０は、ＧａＡｓ基板３２上に、Ｐ組成が一様な膜厚６０ｎｍのＧａＡｓ_０．９５Ｐ_０．０５層３４を介して、膜厚１μｍのＩｎＰ層３６を備えている。 - 特許庁 - A Ti/Pt/Au laminated metallic layer 30 connected with an Au plate layer having an exposed face through an Fe doped InP layer 20 to an outside atmosphere is formed on the side face of the active layer of the columnar part.
柱状部の活性層の側面に、ＦｅドープＩｎＰ層２０を介して外部雰囲気に露出面を有するＡｕメッキ層に接続されたＴｉ／Ｐｔ／Ａｕ積層金属層３０が形成されている。 - 特許庁 - The compound semiconductor device is equipped with: an Sb including p-type compound semiconductor layer 101; and an InP containing n-type compound semiconductor layer 102 joined to the p-type compound semiconductor layer 101.
化合物半導体装置には、Ｓｂを含むｐ型化合物半導体層１０１と、ｐ型化合物半導体層１０１に接合され、ＩｎＰを含むｎ型化合物半導体層１０２と、が設けられている。 - 特許庁 - To provide a moisture detection device capable of detecting moisture with high sensitivity by using an InP system photodiode wherein a dark current is reduced without a cooling mechanism and light-receiving sensitivity is enlarged to a wavelength of 1.8 μm or more.
冷却機構なしで暗電流を減らし、受光感度を波長１．８μｍ以上に拡大したＩｎＰ系フォトダイオードを用いて、水分を高感度で検出することができる水分検出装置等を提供する。 - 特許庁 - The semiconductor laser 11 is provided with an n-type InP semiconductor region 13, a p-type group III-V compound semiconductor layer 15, an AlGaInAs layer 17, an AlInAsP region 19 and an active region 21.
半導体レーザ１１は、ｎ型ＩｎＰ半導体領域１３と、ｐ型III−Ｖ化合物半導体層１５と、ＡｌＧａＩｎＡｓ層１７と、ＡｌＩｎＡｓＰ領域１９と、活性領域２１とを備える。 - 特許庁 - The expression vector for bacteria for the expression of a heterologous protein on the surface of the bacterium contains the nucleic acid sequences of the N-terminal and C-terminal of an ice nucleation protein (INP) originating from Pseudomonas syringae SE1-1 strain.
シュウドモナス・シリンガエＳＥ１−１株に由来する氷核形成蛋白質（ＩＮＰ）のＮ末端及びＣ末端の核酸配列を含む、細菌表面へ異種蛋白質を発現させるための細菌用発現ベクター。 - 特許庁 - The low refractive index lens 31 has a refractive index different than that of the n-type InP substrate 11 and an optical plane of incidence formed so that the radiation angle of the laser light incident from the mirror 18 may be expanded.
低屈折率レンズ３１は、ｎ型ＩｎＰ基板１１の屈折率とは異なる屈折率と、反射鏡１８から入射するレーザ光の放射角を広げるよう形成された光入射面と、を有する。 - 特許庁 - To realize a MIS compound semiconductor device that uses an InP-based compound semiconductor and have good characteristics by making a gate insulating film having excellent MIS interface characteristics to be formed in a short time at a low process temperature.
ＭＩＳ界面特性の優れたゲート絶縁膜を低いプロセス温度でより短時間で形成できるようにし、ＩｎＰ系化合物半導体を用いた特性のよいＭＩＳ型デバイスを実現できるようにする。 - 特許庁 - In the semiconductor mesa 21, an edge end position P on a lower end face of the upper InP clad layer 26 is on an outer side compared to an edge end position Q of an upper end face, in a cross section orthogonal to an extending direction.
そして、この半導体メサ２１は、延在方向に直交する断面において、上側ＩｎＰクラッド層２６の下端面の縁端部位置Ｐがその上端面の縁端部位置Ｑよりも外側にある。 - 特許庁 - To provide a vapor phase growing method of III-V compound semicon ductor, which makes vapor phase growth method of a semiconductor crystal layer closer to the lattice constant of an InP substrate more than that for one with GaAs substrate on the GaAs substrate.
ＧａＡｓ基板上に、ＧａＡｓ基板の格子定数よりもＩｎＰ基板の格子定数に近い半導体結晶層を気相成長させるIII−Ｖ族化合物半導体の気相成長法をを提供する。 - 特許庁 - Since an electric potential of a p-type InP region 16-2 (a separation region) is lower than that of the depleted barrier layer 15, holes flow into the region 16-2 and accumulation of the holes in the barrier layer 15 is suppressed.
空乏化したバリア層１５よりもｐ形ＩｎＰ領域（分離領域）１６−２の方が電位が低いので、ホールが領域１６−２に流れこみ、バリア層１５中のホールの蓄積を抑制することができる。 - 特許庁 - Adjustment of the codeword composition ratio may adjust parameters such as the N, K and/or R values in an ADSL1 system or the INP and/or maximum interleaving delay values in an ADSL2 system.
符号語構成比の調整は、ＡＤＳＬ１システムにおけるＮ、Ｋ、および／またはＲ値、あるいはＡＤＳＬ２システムにおけるＩＮＰおよび／または最大インタリーブ遅延値のようなパラメータの調整とすることができる。 - 特許庁 - It is possible to restrain impurities of the p-InP clad layer 7 from diffusing to the current block layer 6, thus bringing about the low resistance of the current block layer 6 and to enable the rapid operation of the laser equipped with the modulator.
ｐ−ＩｎＰクラッド層７の不純物が電流ブロック層６に拡散して電流ブロック層６が低抵抗化することを抑止でき、変調器付きレーザの高速動作を実現することができる。 - 特許庁 - Thus, the optical switch 1 having the InP substrate 11, the InGaAs layer 12, the first electrode 13, and the second electrode 14 generates terahertz waves by using light having a wavelength of 1.55 μm used for communication.
そのため、ＩｎＰ基板１１と、ＩｎＧａＡｓ層１２と、第１の電極１３と、第２の電極１４とを備える光スイッチ１は、通信で用いられている波長１．５５μｍの光を用いてテラヘルツ波を発生する。 - 特許庁 - The second semiconductor optical element includes the InP semiconductor layer 1b, an InAsP (indium arsenic phosphorus) semiconductor layer 19b, and a second active layer 23b and a second compound semiconductor layer 25b which are installed on the second region 61b.
第２の半導体光素子部は、第２の領域６１ｂ上に設けられたＩｎＰ半導体層１ｂ、ＩｎＡｓＰ半導体層１９ｂ、第２の活性層２３ｂ及び第２の化合物半導体層２５ｂを含む。 - 特許庁 - The semiconductor device for communication equipment has an HFET structure and comprises an InP substrate, a buffer layer and a spacer layer made of InAlAs, and a channel layer made of InGaAsPN between the buffer and spacer layers.
通信機器用半導体装置は，ＨＦＥＴの構造を有し、ＩｎＰ基板と、ＩｎＡｌＡｓからなるバッファ層及びスペーサ層と、バッファ層とスペーサ層に挟まれたＩｎＧａＡｓＰＮからなるチャネル層とを備えている。 - 特許庁 - Accordingly, the InP-embedded layer 30 is formed with high precision, by forming the semiconductor laser 1 by using such a method, and accordingly, leakage current in the formed semiconductor laser 1 is significantly suppressed.
従って、この方法により半導体レーザ１を作製することで、ＩｎＰ埋込層３０が高い精度で形成され、それにより、作製される半導体レーザ１におけるリーク電流が有意に抑制される。 - 特許庁 - Furthermore, as the single crystal 11, an ingot of single-crystal silicon, GaAs, InP, ZnS, or ZnSe, or a block or wafer made by slicing the ingot may be used.
更に単結晶体１１はシリコン単結晶，ＧａＡｓ単結晶，ＩｎＰ単結晶，ＺｎＳ単結晶若しくはＺｎＳｅ単結晶のインゴット又はこのインゴットを切断して得られたブロック若しくはウェーハであってもよい。 - 特許庁 - A variable wavelength semiconductor laser apparatus 10 has a variable wavelength element section 12 and a stimulation element section 14 for allowing a variable wavelength layer at the variable wavelength element section to be subjected to light stimulation on a common n-InP substrate 16.
本波長可変半導体レーザ装置１０は、共通のｎ−ＩｎＰ基板１６上に、波長可変素子部１２と、波長可変素子部の波長可変層を光励起する励起素子部１４とを備える。 - 特許庁 - A buffer layer 11, a lower clad layer 12, a lower guide layer 13, an active layer 14, an upper guide layer 15, an upper clad layer 16, and a contact layer 17 are provided in this order on a surface of a substrate 10 made of InP.
ＩｎＰからなる基板１０の一面側に、バッファ層１１、下部クラッド層１２、下部ガイド層１３、活性層１４、上部ガイド層１５、上部クラッド層１６およびコンタクト層１７をこの順に備える。 - 特許庁 - An n-side GRIN-SCH (Grated Index-Separate Confinement Heterostructure) layer 4 is constructed with three layers, that is, a 1.0Q layer 4a with 20 nm thickness, a 1.1Q layer 4b with 20 nm thickness and a 1.2Q layer 4c with 20 nm thickness from the n-type InP substrate side.
ｎ側ＧＲＩＮ−ＳＣＨ層４は、ｎ型ＩｎＰ基板側から厚さ２０ｎｍの１．０Ｑ層４ａ、厚さ２０ｎｍの１．１Ｑ層４ｂ、厚さ２０ｎｍの１．２Ｑ層４ｃの３層で構成される。 - 特許庁 - Stimulation is caused in a direction orthogonal to the guide direction of the signal light by embedding n-GaInAsP current block layers 504 to both sides of a GaInAsP active layer 502 formed on an n-InP substrate 501 and forming n-InP embedded layers 510 arranged in a direction orthogonal to the GaInAsP active layers 502 at a prescribed interval to the n-GaInAsP current block layers 504.
ｎ−ＩｎＰ基板５０１上に形成されたＧａＩｎＡｓＰ活性層５０２の両側をｎ−ＧａＩｎＡｓＰ電流ブロック層５０４で埋め込むとともに、ＧａＩｎＡｓＰ活性層５０２と直交する方向に所定間隔で配列されたｎ−ＩｎＰ埋め込み層５１０をｎ−ＧａＩｎＡｓＰ電流ブロック層５０４に形成することにより、信号光の導波方向と直交する方向で発振が起こるようにする。 - 特許庁 - Semiconductor multi-layer films constituted of n-InGaAsP light absorption layers 101 or n-InGaAs light receiving layers 103 or the like are epitaxially grown on an n-InP substrate 100, and an SiN film is deposited and patterned.
ｎ−ＩｎＰ基板１００上にｎ−ＩｎＧａＡｓＰ光吸収層１０１やｎ−ＩｎＧａＡｓ受光層１０３等からなる半導体多層膜を順次エピタキシャル成長した後、ＳｉＮ膜を堆積し、パターニングを行う。 - 特許庁 - Then, the semiconductor multi-layer film is etched to the InP substrate 100 with the pattern of the SiN film as a mask, a plurality of island-shaped semiconductor multi-layer films 110 are formed, and the multi-layer films at the peripheral section of the substrate are simultaneously etched.
次に、ＳｉＮ膜のパターンをマスクとして半導体多層膜をＩｎＰ基板１００までエッチングして複数の島状の半導体多層膜１１０を形成するとともに、基板の外周部の多層膜も同時にエッチングする。 - 特許庁 - Carrier confinement layers 16 and 20 formed by (AlGa)InP that is subjected to pull distortion are formed at upper and lower parts 20 and 16 of the channel layer 18, a carrier is confined to the channel layer 18, and a high breakdown voltage is given.
引張ひずみをかけられた（ＡｌＧａ）ＩｎＰによって形成されるキャリア閉込め層１６，２０が、チャネル層１８の上部２０と下部１６の両方に形成されて、チャネル層１８にキャリアを閉じ込め、高い降伏電圧を与える。 - 特許庁 - The lower semiconductor multilayer 4 further includes an extension strain stress addition layer 14 that has tensile strain and is provided between the active layer 12 and the ridge 5, and has a negative lattice mismatch degree with respect to the n-type InP substrate 3.
下部半導体積層部４は、引っ張り歪みを有し活性層１２とリッジ部５との間に設けられた伸張歪応力付加層１４を更に含み、ｎ型ＩｎＰ基板３に対して負の格子不整合度を有する。 - 特許庁 - The distance between a lower end of the end region 5a and the active layer 12 in a direction perpendicular to the principal surface 3a of the n-type InP substrate 3 is larger than the distance between a lower end of the principal region 5b and the active layer 12 in the same direction.
ｎ型ＩｎＰ基板３の主面３ａに垂直な方向における端部領域５ａの下端と活性層１２との距離は、同方向における主領域５ｂの下端と活性層１２との距離より大きい。 - 特許庁 - To provide a food quality inspecting device capable of inspecting food quality at high sensitivity using an InP-based photodiode in which a dark current is reduced, without the use of a cooling mechanism and where a light reception sensitivity is enhanced to a wavelength ≥1.8 μm.
冷却機構なしで暗電流を減らし、受光感度を波長１．８μｍ以上に拡大したＩｎＰ系フォトダイオードを用いて、食品の品質を高感度で検査することができる食品品質検査装置等を提供する。 - 特許庁 - To provide a device for inspecting food quality at high sensitivity using an InP system photodiode having reduced dark current and expanded reception sensitivity to a wavelength of ≥1.8 μm without employing a cooling mechanism or the like.
冷却機構なしで暗電流を減らし、受光感度を波長１．８μｍ以上に拡大したＩｎＰ系フォトダイオードを用いて、食品の品質を高感度で検査することができる食品品質検査装置等を提供する。 - 特許庁 - An active layer 14 of a quantum well structure is constructed on an InP board 11, using an InGaAs film having a tensile distortion as a barrier layer 14b and an InGaAs film having a compression distortion as a well layer 14w.
ＩｎＰ基板１１上に量子井戸構造の活性層１４を、障壁層１４ｂとして引張歪みを有するＩｎＧａＡｓ膜、井戸層１４ｗとして圧縮歪みを有するＩｎＧａＡｓ膜を用いて構成する。 - 特許庁 - To provide a method of forming high quality semiconductor material with few defects even with a semiconductor film having a lattice constant different from those of substrates mass-produced so far such as Si, GaAs, GaP, and InP.
本発明は、これまでに量産されている基板、Ｓｉ、ＧａＡｓ、ＧａＰ、ＩｎＰなどと格子定数が異なっている半導体膜でも、欠陥の少ない良質の半導体材料を形成する方法を提供するものである。 - 特許庁 - A p-type area 105 with diffused Zn is formed penetrating the n-InP window layer 104, thereby forming a pn junction in the n-InGaAs optical absorption layer 103 or adjacent thereto and making the area 105 as a light receiving part.
Ｚｎが拡散されたｐ型領域１０５を、ｎ−ＩｎＰ窓層１０４を貫通する様に形成する事で、ｎ−ＩｎＧａＡｓ光吸収層１０３中あるいは近傍にｐｎ接合が形成され、受光部となる。 - 特許庁 - To provide a biogenic substance detector which is capable of detecting a biogenic substance with a high sensitivity by using an InP photodiode which has a dark current reduced without a cooling mechanism and has a photosensitivity extended to a wavelength of 1.8 μm or longer.
冷却機構なしで暗電流を減らし、受光感度を波長１．８μｍ以上に拡大したＩｎＰ系フォトダイオードを用いて、生体成分を高感度で検出することができる生体成分検出装置を提供する。 - 特許庁 - Upon manufacturing an optical waveguide of an InP-based ridge load type, an InGaAlAs mixed crystal having a composition wavelength of 1.16 μm or higher is used for an etching stop layer 211 to obtain desired ridge waveguide shapes (212, 215).
インジウム燐系リッジ装荷型光導波路を作製する際、組成波長が１．１６μｍ以上のＩｎＧａＡｌＡｓ混晶をエッチング停止層２１１に用いることにより所望のリッジ導波路形状（２１２，２１５）を得る。 - 特許庁 - Buffer circuits 11, 12 adjust a leading time or trailing time with respect to input signals INP, INM, respectively, and output as a positive phase output signal OUTP and a negative phase output signal OUTM, respectively.
バッファ回路１１、１２は、それぞれ入力信号ＩＮＰ、ＩＮＭに対して立ち上り時間または立ち下り時間を調整してそれぞれ正相出力信号ＯＵＴＰ、逆相出力信号ＯＵＴＭとして出力する。 - 特許庁 - The diffraction lattice 18 is constituted of the InGaAsP barrier layer 30e in the quantum well structure active layer and the lattice layer of InGaAs quantum well layers 28f and 28e and an InP buried layer having composition different from the quantum well layer.
回折格子１８が、量子井戸構造活性層のＩｎＧａＡｓＰ障壁層３０ｅ及びＩｎＧａＡｓ量子井戸層２８ｆ、２８ｅの格子層と、量子井戸層とは異なる組成のＩｎＰ埋め込み層２０とから構成される。 - 特許庁 - A regulated current supplied to input NMOS 1, 2 receiving differential input signals INP, INN in addition to a current supplied from load NMOS 3, 4 of diode connection.
差動入力信号ＩＮＰ，ＩＮＮが与えられる入力用のＮＭＯＳ１，２には、ダイオード接続された負荷用のＮＭＯＳ３，４から流れる電流に加えて、定電流源を構成するＰＭＯＳ５，６からの一定電流が流れる。 - 特許庁 - In addition, when the InP layer 11 is interposed between the pad section 18-1 and the third electrode film 19, the interval between the section 18-1 and the film 19 is expanded, and the electrostatic capacitance between the section 18-1 and film 19 is further reduced.
しかも，ｉ型ＩｎＰ層１１が介在することによって，パッド部１８−１と第３電極膜１９の間隔が拡がり，パッド部１８−１と第３電極膜１９との間の静電容量がより一層低減する。 - 特許庁 - To provide an impurity concentration measuring system capable of nondestructively, simply measuring a concentration of impurities of an InP substrate, and to provide an impurity concentration measuring method, an impurity concentration measuring program, and a computer-readable record medium.
非破壊で、且つ簡便に、ＩｎＰ基板の不純物の濃度を測定することが可能な不純物濃度測定システム、不純物濃度測定方法、不純物濃度測定プログラム及びコンピュータ読み取り可能な記録媒体を提供する。 - 特許庁 - An InP:Mn/InGaAsP core layer 12 wherein an InP:Mn layer 12a is interposed between InGaAsP layers 12b is formed on an InP cladding layer 11 and an InP:Mn cladding layer 13 is formed thereon to form the waveguide type Faraday rotation element 10.
ＩｎＰクラッド層１１上に、ＩｎＰ：Ｍｎ層１２ａがＩｎＧａＡｓＰ層１２ｂで挟まれたＩｎＰ：Ｍｎ／ＩｎＧａＡｓＰコア層１２を形成し、その上にＩｎＰ：Ｍｎクラッド層１３を形成して、導波路型ファラデー回転素子１０を形成する。 - 特許庁 - The solid-phase carrier is a glass solid-phase carrier, a silicon solid-phase carrier, a plastic solid-phase carrier, a gold solid-phase carrier, a silver solid-phase carrier, a copper solid-phase carrier, a platinum solid-phase carrier, an Fe solid-phase carrier, a GaAs solid-phase carrier or an InP solid-phase carrier.
固相担体が、ガラス固相担体、シリコン固相担体、プラスチック固相担体、金固相担体、銀固相担体、銅固相担体、プラチナ固相担体、Ｆｅ固相担体、ＧａＡｓ固相担体又はＩｎＰ固相担体である。 - 特許庁 - To provide a group III-V compound semiconductor light receiving element having a light receiving layer having a group III-V compound semiconductor layer including Sb as a group V constituent element, and an n-type InP window layer and reducing a dark current.
Ｖ族構成元素としてＳｂを含むIII−Ｖ化合物半導体層を有する受光層とｎ型ＩｎＰ窓層とを有しており暗電流を低減可能なIII−Ｖ族化合物半導体受光素子を提供する。 - 特許庁 - In a heterojunction bipolar transistor having a collector layer (12), a base layer (13), and an emitter layer (14), an Au diffusion preventing layer (20) of InP or InGaP is formed between an emitter electrode (19) including gold and the base layer (13).
コレクタ層（１２）、ベース層（１３）及びエミッタ層（１４）を有するヘテロ接合バイポーラトランジスタにおいて、金を含むエミッタ電極（１９）とベース層（１３）との間に、ＩｎＰ又はＩｎＧａＰのＡｕ拡散防止層（２０）を備える。 - 特許庁 - A laser element 100 is provided with a columnar part formed of the laminated structure of compound semiconductor layers including an active layer 16, and laser beams are emitted from the opposite side of the columnar part to an InP substrate 10 to an orthogonal direction.
本レーザ素子１００は、活性層１６を含む化合物半導体層の積層構造で形成された柱状部を備え、柱状部の反対側からＩｎＰ基板１０に対して直交方向にレーザ光を放出する。 - 特許庁 - By inputting the input signals (positive phase input signals INP in the figure 1) of a waveform equalizing object to the source of an nMOS 11, the signal waveform equalizing circuit can be adapted to the input signals having a center voltage of 0 V without adding excessive circuit.
波形等化対象の入力信号（図１では正相入力信号ＩＮＰ）を、ｎＭＯＳ１１のソースに入力することで、余計な回路を付加することなく中心電圧が０Ｖの入力信号に対応可能になる。 - 特許庁 - To provide an easy-to-fabricate light receiving element having a small dark current in which middle infrared light in the range of 1.65-3.0 μm can be received by forming a light receiving layer of good crystallinity with little defect on an InP substrate.
ＩｎＰ基板の上に結晶性の良い欠陥の少ない受光層を形成することによって１．６５μｍ〜３．０μｍの中赤外光を受光できる製造容易で暗電流の小さい受光素子を与えること。 - 特許庁 - Be ions are then implanted in the n^--InP window layer 7 to form a p-type guard ring 8, and Zn or Cd ions are thermally diffused or implanted to the inside of the p-type guard ring 8 thus forming a circular p^+ type light receiving region 9 selectively.
次に、ｎ^−−ＩｎＰ窓層７にＢｅをイオン注入してｐ型ガードリング８を形成し、ｐ型ガードリング８の内側に、ＺｎやＣｄを熱拡散又はイオン注入して、ｐ^^+型受光領域９を円形状に選択形成する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
