「InP」を含む例文一覧(575)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 12- To reduce the parasitic capacitance of the electrode pad of an element where a mesa stripe including an optical waveguide layer is buried by a semi-insulating InP based embedding layer having an upper surface consisting of a flat portion, an inclining portion and a fine growth portion and the electrode pad is formed on the embedding layer 4.
光導波路層を含むメサストライプを、上面が平坦な平坦部、傾斜部及び微成長部からなる半絶縁性のＩｎＰ系埋込み層により埋め込み、埋込み層４上に電極パッドが形成された素子の電極パッドの寄生容量を小さくする。 - 特許庁 - The side face 23 of a mesa (a light-receiving region mesa 19) and at least a part (a shoulder 25) of the shoulder of the mesa in the top face 24 of the mesa are coated continuously with a first conductivity type, second conductivity type, semi-insulating type or non-doped semiconductor layer (such as a non-doped InP layer 17) grown thereon.
メサ（受光領域メサ１９）の側面２３と、メサの上面２４における少なくとも当該メサの肩の部分（肩部２５）とは、それらの上に成長された第１導電型、第２導電型、半絶縁型、ないしノンドープの半導体層（例えば、ノンドープＩｎＰ層１７）により連続的に被覆されている。 - 特許庁 - Those optical circuits are composed of a semiconductor waveguide (for example, silicon Si, indium phosphate InP, gallium arsenide GaAs, etc.), and defect increasing processing by impurity doping, low-temperature growth, ion implantation, etc., is performed on the first arm waveguide 103 to increase the absorption coefficient of the first arm waveguide 103.
これらの光回路を半導体導波路（例えばシリコンＳｉ、リン化インジウムＩｎＰ、ヒ素化ガリウムＧａＡｓ等）で構成し、第１アーム導波路１０３に不純物ドーピング、低温成長やイオン注入等による欠陥増大を行うことによって第１アーム導波路１０３における吸収係数を高める。 - 特許庁 - In the impurity concentration measuring system 10, when the room temperature PL intensity and the specific resistance of the InP substrate are inputted to an input 14, a specific resistance calculator 16 calculates a plurality of specific resistance from a plurality of relational expressions stored in a storage 12 based on the inputted room temperature PL intensity.
本発明に係る不純物濃度測定システム１０においては、ＩｎＰ基板の室温ＰＬ強度及び比抵抗が入力部１４に入力されると、比抵抗算出部１６が、入力された室温ＰＬ強度に基づき、格納部１２に格納された複数の関係式から複数の比抵抗を算出する。 - 特許庁 - This method of manufacturing an epitaxial wafer is such that, when a III-V compound semiconductor layer is made to grow by epitaxial growth on a GaAs or InP compound semiconductor substrate, a temperature rising rate is reduced at least one time during a substrate temperature rising period before the epitaxial growth is started.
本発明によるエピタキシャルウエハの製造方法では、ＧａＡｓまたはＩｎＰの化合物半導体基板上にＩＩＩ−Ｖ族化合物半導体層をエピタキシャル成長させるに際し、そのエピタキシャル層成長開始前の基板昇温期間中に昇温レートを少なくとも１回以上低減させることを特徴としている。 - 特許庁 - This method is provided with a stripe-type ridge or mesa-post structure comprising a semiconductor layer 15 which contains Al and an InP layer 16, and a confinement structure is constituted of an Al oxide layer herein and Al of a semiconductor layer comprising Al is selectively oxidized.
本半導体素子の作製方法は、Ａｌを含む半導体層１５とＩｎＰ層１６とを有するストライプ状のリッジ又はメサポスト構造を備え、かつＡｌを含む半導体層のＡｌを選択的に酸化させてなるＡｌ酸化層により閉じ込め構造を構成する半導体素子の作製方法である。 - 特許庁 - An optical amplifier integrated excitation light source is realized by forming a semiconductor laser element for outputting a plurality of laser beams of longitudinal oscillation modes containing diffraction gratings, and an optical amplifier for amplifying the laser beam generated from the laser element to output the beam to the exterior on an n-type InP substrate 1.
ｎ−ＩｎＰ基板１上に、回折格子を内蔵する複数の発振縦モードのレーザ光を出力する半導体レーザ素子部と、その半導体レーザ素子部で生成されたレーザ光を増幅して外部に出力する光増幅器部とを形成することで光増幅器集積励起光源を実現する。 - 特許庁 - The semiconductor mesa 14 includes: an n-ty pe first clad layer 18 provided on an n-type clad layer 18 provided on the n-type InP substrate 12; an n-type second clad layer 24 provided on the first clad layer 18; an active layer 20 provided between the first clad layer 18 and second clad layer 24; and a tunnel junction layer 22.
半導体メサ１４は、ｎ型ＩｎＰ基板１２上に設けられたｎ型の第１クラッド層１８と、第１クラッド層１８上に設けられたｎ型の第２クラッド層２４と、第１クラッド層１８及び第２クラッド層２４の間に設けられた活性層２０と、トンネル接合層２２とを備える。 - 特許庁 - To provide a method of manufacturing a semiconductor device, which, in the case where an InP-based device is formed with a sacrificial layer in between, is capable of obtaining better device characteristics than those in the case where an AlAs single layer is used as the sacrificial layer, and which avoids the risk that the device layer is etched during etching of the sacrificial layer.
犠牲層を介してＩｎＰ系のデバイスを形成したときに、犠牲層としてＡｌＡｓ単層を用いたときのデバイス特性よりも良好なデバイス特性を得ることができ、かつ、犠牲層をエッチングする際に、デバイス層もエッチングされてしまう虞のない半導体デバイスの製造方法を提供する。 - 特許庁 - A spacer layer (105) and a Schottky junction forming layer (107) for forming a portion of a barrier layer are formed of an undoped compound semiconductor layer (InP, GaP, AlP, etc.) including P as a component element, and the carbon planar doped layer (106) is formed in the surface of the spacer layer (105) which has contact with the Schottky junction forming layer (107).
バリヤ層の一部を構成するスペーサ層（１０５）およびショットキー接合形成層（１０７）を、Ｐを一成分元素ととして含むアンドープの化合物半導体層（ＩｎＰ、ＧａＰ、ＡｌＰなど）から形成し、スペーサ層（１０５）のショットキー接合形成層（１０７）に接する面に、炭素のプレーナドープ層（１０６）を形成する。 - 特許庁 - This semiconductor laser element is provided with an active layer having a distorsion multiplex quantum well structure, and a quantum well layer 5 is provided in a part of a p-InP clad layer 104, and a difference in energy between electrons at a first quantum level in the quantum well layer and a hole is larger than the band gap energy of the barrier layer in the active layer.
本半導体レーザ素子は、歪多重量子井戸構造を活性層に有する半導体レーザ素子であって、ｐ−ＩｎＰクラッド層１０４の一部に量子井戸層５を有し、量子井戸層の第一量子準位の電子とホールのエネルギー差が、活性層のバリア層のバンドギャップ・エネルギー以上で有る。 - 特許庁 - The present invention also produces a luminescent material by heating and causing reaction of strontium sulfide SrS:Pr3+ and Ir luminescent material in the presence of manganese (Mn) and characterized in purification of produced new EL light emitting particles having gallium arsenide (GaAs) and InP with superior luminous efficiency than those of known luminescent materials, ZnS:Cu and Cl.
そこにおいて、本発明また硫化ストロンチウムＳｒS：Pr3+、Ir発光体にマンガンMn存在下に加熱反応させたヒ化ガリウムGaAs、ＩｎＰを有する発光体を製造することにより、従来のＺｎS：Cu、Cl、発光体よりも高い発光効率を有する新規なエレクトロルミネセンス発光体粒子を精製できることをもっとも主要な特徴とする。 - 特許庁 - The method for manufacturing the semiconductor light-emitting element 1 absorbs in advance Si atoms 41 obtained by thermal decomposition of SiH_4, thereby forming a diffusion protection layer 31 composed of Si-doped InP with high impurity concentration on one surface of a semiconductor substrate 11 and side surfaces of a semiconductor mesa part 12 in the initial growth of a buried layer 13.
半導体レーザ素子１の製造方法では、ＳｉＨ_４を熱分解して得られるＳｉ原子４１を予め吸着させることにより、埋込層１３の初期成長において、半導体基板１１の一面及び半導体メサ部１２の側面に、高不純物濃度のＳｉドープＩｎＰによる拡散防止層３１を形成する。 - 特許庁 - The compound semiconductor laminated structure is structured such that a fourth buffer layer 40 formed of InP is provided as the uppermost layer of a laminated buffer layer 42 on a substrate 32, the laminated buffer layer 42 being formed to have lattice constants varied stepwise or continuously, and a particular compound semiconductor layer 44 having a lattice constant differing from that of the substrate 32 is formed on an upper surface of this fourth buffer layer 40 .
基板３２上の、階段状もしくは連続的に格子定数の変化がなされて形成された積層バッファ層４２の最上層としてＩｎＰによる第４バッファ層４０を設け、この第４バッファ層４０の上面に、基板３２とは格子定数の異なる特定化合物半導体層４４が形成された構成とする。 - 特許庁 - A magnetic semiconductor device 10 is made up of a substrate 11, composed of InP, a quantum well layer 13 composed of ZnSnAs_2 to which Mn is added and crystal-grown onto the substrate 11, and a set of barrier layers 12 and 14 composed of InAlAs and/or InGaAs, crystal-grown on the substrate 11, and sandwiching the quantum well layers 13.
磁性半導体素子１０は、ＩｎＰからなる基板１１と、Ｍｎが添加されたＺｎＳｎＡｓ_２からなりかつ基板１１の上に結晶成長された量子井戸層１３と、ＩｎＡｌＡｓ及び／又はＩｎＧａＡｓからなり基板１１の上に結晶成長されかつ量子井戸層１３を挟持する一組の障壁層１２，１４と、を備える。 - 特許庁 - To provide a high performance optical integrated semiconductor element and a method of manufacturing the same wherein an optical integrated circuit using semiconductor crystal of Si, GaAs, InP or the like may be manufactured easily, high speed modulation can be realized using a dielectric material waveguide modulator, and the waveguide and light receiving element/light emitting element may be allocated through higher optical coupling efficiency.
Ｓｉ、ＧａＡｓ、ＩｎＰ等の半導体結晶を用いた光集積回路において、製造が容易であり、誘電体導波路変調器を使用し高速変調が可能で、なおかつ導波路と受光素子・発光素子を高い光結合効率で配置することで高性能な光集積型半導体素子およびその製造方法を提供することを目的とする。 - 特許庁 - A heterojunction bipolar transistor comprises: a first collector layer 102 formed above a substrate 101 composed of InP; a second collector layer 103 formed on the first collector layer 102; a base layer 104 formed on the second collector layer 103 and composed of a compound semiconductor containing Ga, As, and Sb; and an emitter layer 105 formed on the base layer 104 and composed of a compound semiconductor containing In and P.
ＩｎＰからなる基板１０１の上に形成された第１コレクタ層１０２と、この上に形成された第２コレクタ層１０３と、この上に形成されてＧａ，Ａｓ，およびＳｂから構成された化合物半導体からなるベース層１０４と、この上に形成されてＩｎおよびＰから構成された化合物半導体からなるエミッタ層１０５とを少なくとも備える。 - 特許庁 - Because N is added to the layer 4, lattice constant is small and wavelength is long, in addition, band gap energy is small because of the large electronegativity of N, and band discontinuity in a conduction band increases, overflow in implanted carrier remarkably decreases, and temperature characteristics are improved, as compared with a light emitting device where a GaInAsP/InP based material that is a conventional material is used.
活性層４は、Ｎが添加されたことにより、格子定数が小さく、波長が長波長となり、また、Ｎがその電気陰性度が大きいことにより、バンドギャップエネルギーが小さく、かつ、伝導帯のバンド不連続が大きくなり、従来の材料系であるＧａＩｎＡｓＰ／ＩｎＰ系材料を用いた発光素子に比べて、注入キャリアのオーバーフローが激減し、温度特性が向上している。 - 特許庁 - In an epitaxial wafer for a heterobipolar transistor, including a collector layer 3, a base layer 4, and an emitter layer 5 on a semi insulating InP substrate 1, hydrogen atoms contained into the base layer 4 are consumed and the activation rate of carbon impurity is improved by using an organic phosphorous compound, such as trimethylphosphate as the raw material for epitaxial growth of all or a part of the emitter layer 5.
半絶縁性ＩｎＰ基板１上にコレクタ層３、ベース層４、エミッタ層５を含むヘテロバイポーラトランジスタ用エピタキシャルウエハにおいて、エミッタ層５のすべてまたは一部のエピタキシャル成長の原料として、トリメチルリン等の有機リン化合物を用いることにより、ベース層４に取り込まれた水素原子を消費し、炭素不純物の活性化率を向上させる。 - 特許庁 - The compound semiconductor device includes at least: the substrate 101 formed of InP; a silicon nitride layer 102 formed on the substrate 101; a silicon oxide layer 103 formed on the silicon nitride layer 102: the resistor layer 104 composed of WSiN and formed on the silicon oxide layer 103; and pieces of wiring 105 and 106 formed on the silicon oxide layer 103 and connected to the resistor layer 104.
ＩｎＰからなる基板１０１と、基板１０１の上に形成された窒化シリコン層１０２と、窒化シリコン層１０２の上に形成された酸化シリコン層１０３と、ＷＳｉＮから構成されて酸化シリコン層１０３の上に形成された抵抗層１０４と、酸化シリコン層１０３の上に形成されて抵抗層１０４に接続された配線１０５および配線１０６とを少なくとも備える。 - 特許庁 - The semiconductor laser 100 on the InP substrate having an active layer constituted of Al series material is provided with the active layer 105 constituted of the Al series material, a boundary layer 108A on the active layer 105, a ridge 111 having a waveguide layer 109, not containing Al and positioned on the boundary layer 108A, and an embedding layer 112 for embedding the ridge on the boundary layer 108A.
半導体レーザ１００は、Ａｌ系材料で構成された活性層を有するＩｎＰ基板上の半導体レーザにおいて、Ａｌ系材料で構成された活性層１０５と、活性層１０５の上の境界層１０８Ａと、境界層１０８Ａの上の、Ａｌを含有しない導波層１０９を有するリッジ１１１と、境界層１０８Ａの上のリッジを埋め込む埋め込み層１１２とを備える。 - 特許庁 - The semiconductor device generates a laser beam from an active layer 2 and has a ridge-shaped mesa 5 including an active layer 2, a current block layer 6 formed to fill both sides of the mesa 5, a diffusion stopping layer 10 formed to continue to the mesa 5 and the current block layer 6 and a p-InP clad layer 7 which is formed on the diffusion stopping layer 10 and contains prescribed impurities.
活性層２からレーザ光を発生させる半導体装置であって、活性層２を含むリッジ状のメサ５と、メサ５の両側を埋め込むように形成された電流ブロック層６と、メサ５及び電流ブロック層６上に連なるように形成された拡散阻止層１０と、拡散阻止層１０上に形成され、所定の不純物を含有したｐ−ＩｎＰクラッド層７とを備える。 - 特許庁 - A field effect transistor includes: a substrate 101 comprising a semi-insulating InP; a hole transit layer 102 formed on the substrate 101 and comprising GaAsSb in which carbon (C) is introduced as a p-type impurity; a channel layer 103 formed on the hole transit layer 102 and comprising InGaAs; an electron supply layer 104 formed on the channel layer 103; and a barrier layer 105 formed on the electron supply layer 104.
半絶縁性のＩｎＰからなる基板１０１と、基板１０１の上に形成されて、炭素（Ｃ）がｐ形の不純物として導入されたＧａＡｓＳｂからなる正孔走行層１０２と、正孔走行層１０２の上に形成されたＩｎＧａＡｓからなるチャネル層１０３と、チャネル層１０３の上に形成された電子供給層１０４と、電子供給層１０４の上に形成された障壁層１０５とを備える。 - 特許庁 - This method includes the steps for: forming an etching mask extending in a predetermined direction on a second semiconductor region 30 of a substrate product 10A having first and second semiconductor regions 20, 30 including an InP based compound semiconductor; forming a stripe mesa structure 40 by performing dry etching using an etching mask, and then performing wet etching; forming an insulation film 42; and forming an electrode 50 by the lift-off method.
この方法は、ＩｎＰ系化合物半導体を含む第１及び第２の半導体領域２０，３０を有する基板生産物１０Ａの第２の半導体領域３０上に、所定方向に延びるエッチングマスクを形成する工程と、エッチングマスクを用いてドライエッチングを行い、その後にウェットエッチングを行うことによりストライプメサ構造４０を形成する工程と、絶縁膜４２を形成する工程と、リフトオフ法により電極５０を形成する工程とを備える。 - 特許庁 - An HEMT has an i-InAlAs buffer layer 2, an i-InGaAs channel alyer 3, an i-InAlAs spacer layer 4, a δ-dope sheet 5, a barrier layer 6, and an n-InGaAs cap layer 7 that are sequentially formed on an InP substrate 1, and a drain electrode 8 as well as a source electrode 8 that are formed on the n-InGaAs cap layer 7.
ＩｎＰ基板１上に順次形成したｉ−ＩｎＡｌＡｓバッファ層２、ｉ−ＩｎＧａＡｓチャネル層３、ｉ−ＩｎＡｌＡｓスペーサ層４、δ−ドープシート５、バリア層６、ｎ−ＩｎＧａＡｓキャップ層７、およびｎ−ＩｎＧａＡｓキャップ層７上に形成されたソース電極８並びにドレイン電極９を有するＨＥＭＴのゲート電極１１を、バリア層６およびδ−ドープシート５を貫通してｉ−ＩｎＡｌＡｓスペーサ層４に達するように形成する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
